

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10069326 A

(43) Date of publication of application: 10 . 03 . 98

(51) Int. CI

G06F 1/10 G06F 13/42 G11C 11/407 G11C 19/00 H03K 5/135 H03L 7/00

(21) Application number: 09100490

(22) Date of filing: 17 . 04 . 97

(30) Priority:

23 . 04 . 96 JP 08100976

(71) Applicant:

**TOSHIBA CORP** 

(72) Inventor:

**TODA HARUKI** 


### (54) CLOCK CONTROL CIRCUIT

#### (57) Abstract:

PROBLEM TO BE SOLVED: To accurately synchronize an internal clock with an external clock by a system which transfer data in synchronism with the internal clock.

SOLUTION: The external clock CK passes through a buffer 13 to become the internal clock CLK having skew D1. This internal clock CLK passes through a delay circuit 32 which has a delay quantity A, delay unit arrays 33-1 to 33-n which have a delay quantity A, delay unit arrays 33-1 to 33-n which generate a delay quantity  $2\times\Delta$ , and a delay circuit 34 which has a delay quantity D2 to become a corrected internal clock CK', which synchronizes with the external clock CK. Each delay unit has a state holding part and a delay unit through which progressive pulses pass has its state holding part fixed in a specific state. Consequently, the delay quantity  $2\times\Delta$  is accurately generated.

COPYRIGHT: (C)1998,JPO



# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-69326

(43)公開日 平成10年(1998) 3月10日


G 0 6 F 1/10 G 0 6 F 1/04 3 3 0 A 13/42 3 5 0 A 13/42 3 5 0 A G 1 1 C 11/407 G 1 1 C 19/00 K 19/00 H 0 3 K 5/135 H 0 3 L 7/00 D 審査請求 未請求 請求項の数31 OL (全 38 頁) 最終頁に続く (21)出願番号 特願平9-100490 (71)出願人 000003078 株式会社東芝	(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ				技術表示箇所
G11C 11/407 19/00 H03K 5/135 H03K 5/135 H03L 7/00 D 審査請求 未請求 請求項の数31 OL (全38 頁) 最終頁に続く (21)出願番号 特願平9-100490 (71)出願人 000003078 株式会社東芝 神奈川県川崎市幸区堀川町72番地 (72)発明者 戸田 春希 (31)優先権主張番号 特願平8-100976 神奈川県川崎市幸区堀川町580番1号 株 32)優先日 平8 (1996) 4月23日 式会社東芝半導体システム技術センター内	G06F	1/10			G 0 6 F	1/04		330A	
19/00		13/42	350			13/42		350A	
H03K 5/135H03L 7/00D審査請求 未請求 請求項の数31 OL (全38 頁) 最終頁に続く(21)出願番号特願平9-100490(71)出願人 000003078 株式会社東芝 神奈川県川崎市幸区堀川町72番地 (72)発明者 戸田 春希 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内	G 1 1 C	11/407			.G11C	19/00		ĸ	
審査請求 未請求 請求項の数31 OL (全 38 頁) 最終頁に続く (21)出願番号 特願平9-100490 (71)出願人 000003078 株式会社東芝 神奈川県川崎市幸区堀川町72番地 (72)発明者 戸田 春希 (31)優先権主張番号 特願平8-100976 神奈川県川崎市幸区堀川町580番1号 株 32)優先日 平8 (1996) 4 月23日 式会社東芝半導体システム技術センター内		19/00			H03K	5/135		-	
(21) 出願番号 特願平9-100490 (71) 出願人 000003078 株式会社東芝 神奈川県川崎市幸区堀川町72番地 (72) 発明者 戸田 春希 (31) 優先権主張番号 特願平8-100976 神奈川県川崎市幸区堀川町580番1号 株 32) 優先日 平8 (1996) 4 月23日 式会社東芝半導体システム技術センター内	H03K	5/135			H031	7/00	•	. <b>D</b>	
株式会社東芝   株式会社東芝   神奈川県川崎市幸区堀川町72番地   (72)発明者 戸田 春希     23)優先権主張番号   特願平8-100976   神奈川県川崎市幸区堀川町580番1号 株   32)優先日   平8 (1996)4月23日     式会社東芝半導体システム技術センター内				審査請求	未請求 請	求項の数31	OL	(全 38 頁)	最終頁に続く
(22) 出願日平成9年(1997)4月17日神奈川県川崎市幸区堀川町72番地(72) 発明者戸田 春希(31) 優先権主張番号特願平8-100976神奈川県川崎市幸区堀川町580番1号 株(32) 優先日平8 (1996)4月23日式会社東芝半導体システム技術センター内	(21)出願番号		<b>特願平9</b> -100490		(71) 出原	(人 000003	3078	.,	
(72)発明者 戸田 春希       (31)優先権主張番号 特願平8-100976     神奈川県川崎市幸区堀川町580番1号 株       (32)優先日 平8 (1996) 4 月23日     式会社東芝半導体システム技術センター内						株式会	社東芝		
31) 優先権主張番号 特願平8-100976 神奈川県川崎市幸区堀川町580番1号 株   32) 優先日 平8 (1996) 4 月23日 式会社東芝半導体システム技術センター内	(22)出願日		平成9年(1997)4月	117日		神奈川	県川崎	市幸区堀川町	72番地
32) 優先日 平 8 (1996) 4 月23日 式会社東芝半導体システム技術センター内					(72)発明	猪 戸田	春希		
ののなかない。		張番号							
33)優先権主張国 日本(JP)   (74)代理人 弁理士 鈴江 武彦 (外6名)				I		式会社	東芝半	導体システム!	技術センター内
	(33) 優先権主	張国	日本(JP)		(74)代理	人 弁理士	鈴江	武彦 (外	6名)
								•	

# (54) 【発明の名称】 クロック制御回路

# (57)【要約】

【課題】 内部クロックに同期させてデータ転送を行うシステムにおいて当該内部クロックを外部クロックに正確に同期させる。

【解決手段】 外部クロックCKは、バッファ13を経由し、スキューD1を有する内部クロックCLKとなる。この内部クロックCLKは、遅延量Aを有する遅延回路32、遅延量 $2\times\Delta$ を形成する遅延ユニットアレイ33-1 $\sim$ 33-n及び遅延量D2を有する遅延回路34を経由することにより、補正内部クロックCK となり、外部クロックCKに同期する。各遅延ユニットは、状態保持部を有し、前進パルスが経由した遅延ユニットについては、状態保持部が所定の状態に固定される。これにより、正確に遅延量 $2\times\Delta$ が形成される。



### 【特許請求の範囲】

【請求項1】 直列に接続された複数の遅延ユニットから構成され、

各々の遅延ユニットは、前進パルスを一定の遅延量だけ 遅らせて後段の遅延ユニットに伝達する前進パルス遅延 回路と、後進パルスを前記一定の遅延量だけ遅らせて前 段の遅延ユニットに伝達する後進パルス遅延回路と、内 部クロックのパルスが前記複数の遅延ユニットに入力さ れていない場合に前記前進パルスが入力されると第1状 態に設定され、前記内部クロックのパルスが前記複数の 遅延ユニットに入力されている場合に前記後進パルスが 入力されると第2状態に設定される状態保持部とから構 成され、

前記前進パルスは、初段の遅延ユニットに入力され、前記後進パルスのフロントエッジは、前記内部クロックのパルスが前記複数の遅延ユニットに入力された時に状態保持部が第2状態の遅延ユニットのうち最も前記初段の遅延ユニットに近い遅延ユニットで形成され、前記後進パルスは、前記初段の遅延ユニットから出力されることを特徴とする遅延アレイ。

【請求項2】 請求項1記載の遅延アレイにおいて、前記後進パルスのフロントエッジ以外のエッジは、前記内部クロックのパルスが前記複数の遅延ユニットに入力されなくなった時に状態保持部が第2状態の遅延ユニットのうち最も前記初段の遅延ユニットに近い遅延ユニットで形成されることを特徴とする遅延アレイ。

【請求項3】 請求項1記載の遅延アレイと、遅延量D 1を有し、外部クロックに基づいて内部クロックを発生するパッファと、前記内部クロックのパルスを遅延量A だけ遅らせて前進パルスとして前記遅延アレイの初段の 30 遅延ユニットに供給する第1遅延回路と、前記初段の遅延ユニットから出力される後進パルスを遅延量D2だけ遅らせて補正内部クロックとして出力する第2遅延回路とから構成され、

前記遅延量D1、前記遅延量D2及び前記遅延量Aは、A=D1+D2

の関係を有していることを特徴とするクロック制御回路。

【請求項4】 前記内部クロックのバルスが請求項1記 載の遅延アレイの複数の遅延ユニットに入力されてから 40 前記前進パルスが前記初段の遅延ユニットに供給されるまでの期間内に、前記複数の遅延ユニットの前進パルス遅延回路を初期化するための制御パルスを発生する制御パルス発生回路を具備することを特徴とする請求項3記載のクロック制御回路。

【請求項5】 前記前進パルスが請求項1記載の遅延アレイの最終段の遅延ユニットから出力される場合に、前記初段の遅延ユニットから出力される後進パルスを遮断し、前記後進パルスに代えて前記内部クロックのパルスが前記第2遅延回路から出力されるように制御する手段 50

を具備することを特徴とする請求項3記載のクロック制 御回路。

【請求項6】 前記手段は、前記内部クロックのパルスが前記第2遅延回路から出力された後に、前記初段の遅延ユニットから出力される後進パルスに基づいて前記第2遅延回路を初期化することを特徴とする請求項5記載のクロック制御回路。

【請求項7】 請求項1記載の遅延アレイは、前記バッファが配置される位置と前記第2遅延回路が配置される位置の中間に配置され、

前記第1遅延回路のパターンは、前記パッファ及び前記パッファから前記遅延アレイまでの配線のパターンに同様のパターンと、前記第2遅延回路及び前記遅延アレイから前記第2遅延回路までの配線のパターンに同様のパターンとの組み合わせにより構成されるようにレイアウトされることを特徴とする請求項3記載のクロック制御回路。

【請求項8】 メモリセルアレイと、前記メモリセルアレイに対してデータの書き込み又は読み出しを行うための書き込み・読み出し回路と、前記データをバスから入力するための入力回路と、前記データを前記バスへ出力するための出力回路と、請求項3記載のクロック制御回路とから構成され、

前記書き込み・読み出し回路の動作は、前記クロック制御回路のバッファから出力される内部クロックにより制御され、前記入力回路又は前記出力回路の動作は、少なくとも前記クロック制御回路の第2遅延回路から出力される補正内部クロックにより制御されることを特徴とするメモリ回路。

【請求項9】 バスと、前記バスに対してデータの授受を行うと共に外部クロックを発生する制御ブロックと、請求項8記載のメモリ回路を有し、前記バスに対してデータの授受を行うと共に前記外部クロックを受け取るメモリブロックとを具備することを特徴とする同期制御システム。

【請求項10】 直列接続された複数の遅延ユニットから構成され、各々の遅延ユニットは、前進パルス及び後進パルスを一定の遅延量だけ遅延させて非同期に伝達させる遅延回路と、前記前進パルスにより第1状態に設定され、前記後進パルスにより第2状態に設定される状態保持部とを有し、

前記前進パルスは、初段の遅延ユニットに入力され、前記後進パルスのフロントエッジは、内部クロックのパルスが前記複数の遅延ユニットに入力された時に状態保持部が第2状態の遅延ユニットのうち最も前記初段の遅延ユニットに近い遅延ユニットで形成され、前記後進パルスは、前記前進パルスの進行方向とは逆の方向に進み、前記初段の遅延ユニットから出力されることを特徴とする遅延アレイ。

【請求項11】 直列に接続された複数の第1及び第2

遅延ユニットから構成され、

各々の第1遅延ユニットは、前進パルスを一定の遅延量だけ遅らせて後段の遅延ユニットに伝達する前進パルス遅延回路と、第1後進パルスを前記一定の遅延量だけ遅らせて前段の遅延ユニットに伝達する第1後進パルス遅延回路と、内部クロックのパルスが前記複数の第1遅延ユニットに入力されていない場合に前記前進パルスが入力されると第1状態に設定され、前記内部クロックのパルスが前記複数の第1遅延ユニットに入力されている場合に前記第1後進パルスが入力されると第2状態に設定 10される状態保持部とから構成され、

各々の第2遅延ユニットは、第2後進パルスを前記一定 の遅延量だけ遅らせて前段の遅延ユニットに伝達する第 2後進パルス遅延回路から構成され、

前記前進パルスは、初段の第1遅延ユニットに入力され、前記第1後進パルスのフロントエッジは、前記内部クロックのパルスが前記複数の第1遅延ユニットに入力された時に状態保持部が第2状態の第1遅延ユニットのうち最も前記初段の第1遅延ユニットに近い第1遅延ユニットで形成され、前記第1後進パルスは、前記初段の20第1遅延ユニットから出力され、

前記第2後進パルスのフロントエッジは、前記第1後進パルスのフロントエッジを形成する第1遅延ユニットに対応する第2遅延ユニットで形成され、前記第2後進パルスは、初段の第2遅延ユニットから出力され、

前記第1後進パルス遅延回路の遅延量と前記第2後進パルス遅延回路の遅延量は、同じであることを特徴とする 遅延アレイ。

【請求項12】 請求項11記載の遅延アレイにおいて、

前記第1後進パルスのフロントエッジ以外のエッジは、前記内部クロックのパルスが前記複数の第1遅延ユニットに入力されなくなった時に状態保持部が第2状態の第1遅延ユニットのうち最も前記初段の第1遅延ユニットに近い第1遅延ユニットで形成されることを特徴とする遅延アレイ。

【請求項13】 請求項11記載の遅延アレイにおいて、

前記第1遅延ユニットの数と前記第2遅延ユニットの数は、互いに異なることを特徴とする遅延アレイ。

【請求項14】 請求項11記載の遅延アレイにおいて、

前記第2遅延ユニットの数は、前記第1遅延ユニットの数よりも少ないことを特徴とする遅延アレイ。

【請求項15】 請求項11記載の遅延アレイにおいて、

前記複数の第1遅延ユニットのうち連続する j 個の第1 遅延ユニットにより1つの第1ブロックを構成し、前記 複数の第2遅延ユニットのうち連続する k 個の第2遅延 ユニットにより前記第1ブロックに対応する1つの第2 50 ブロックを構成し、前記第1ブロックの前記 j 個の第1 遅延ユニットのうちの k 個の動作を制御する制御パルス に基づいて、前記第2ブロックの k 個の第2遅延ユニットの動作を制御する(但し、j, k は、互いに素な自然 数で、かつ、j>kである。)ことを特徴とする遅延ア レイ。

【請求項16】 請求項15記載の遅延アレイにおいて、

前記第1遅延ユニットは、r(r は自然数)個のブロックを構成し、前記第1遅延ユニットの総数は、n(=r×j)個であり、前記第2遅延ユニットも、r 個のブロックを構成し、前記第2遅延ユニットの総数は、m(=r×j)個であり、前記第1後進パルスの遅延量を $\Delta$ とした場合に、前記第2後進パルスの遅延量は、(m/n)× $\Delta$ であることを特徴とする遅延アレイ。

【請求項17】 請求項11記載の遅延アレイと、遅延量D1を有し、外部クロックに基づいて前記内部クロックを発生するバッファと、前記内部クロックのバルスを遅延量Aだけ遅らせて前記前進パルスとして前記初段の第1遅延ユニットに供給する第1遅延回路と、前記初段の第1遅延ユニットから出力される前記第1後進パルスを遅延量(j-1)×D1+j×D2だけ遅らせて第1補正内部クロックとして出力する第2遅延回路と、前記初段の第2遅延ユニットから出力される前記第2後進パルスを遅延量(k-1)×D1+k×D2だけ遅らせて第2補正内部クロックとして出力する第3遅延回路とを具備し(但し、j, kは、互いに素な自然数で、かつ、j>kである。)、

前記遅延量D1、前記遅延量D2及び前記遅延量Aは、30  $A = j \times (D1 + D2)$ 

の関係を有していることを特徴とするクロック制御回 路.

【請求項18】 請求項11記載の遅延アレイと、遅延量 $k \times D1$ を有し、外部クロックに基づいて前記内部クロックを発生するパッファと、前記内部クロックのパルスを遅延量Aだけ遅らせて前記前進パルスとして前記初段の第1遅延ユニットに供給する第1遅延回路と、前記初段の第1遅延ユニットから出力される前記第1後進パルスを遅延量(j-k)  $\times D1+j \times D2$ だけ遅らせて第1補正内部クロックとして出力する第2遅延回路と、前記初段の第2遅延ユニットから出力される前記第2後進パルスを遅延量 $k \times D2$ だけ遅らせて第2補正内部クロックとして出力する第3遅延回路とを具備し(但し、j, kは、互いに素な自然数で、かつ、j > kである。)、

前記遅延量D1、前記遅延量D2及び前記遅延量Aは、 $A = j \times (D1 + D2)$ 

の関係を有していることを特徴とするクロック制御回 路。

) 【請求項19】 請求項17又は18記載のクロック制

5

御回路において、

前記内部クロックのバルスが前記複数の第1遅延ユニットに入力されてから前記前進パルスが前記初段の第1遅延ユニットに供給されるまでの期間内に、前記複数の第1遅延ユニットの前記前進パルス遅延回路を初期化するための制御パルスを発生する制御パルス発生回路をさらに具備することを特徴とするクロック制御回路。

【請求項20】 請求項17又は18記載のクロック制御回路において、

前記第1遅延ユニットの数と前記第2遅延ユニットの数 10 は、互いに異なることを特徴とするクロック制御回路。

【請求項21】 請求項17又は18記載のクロック制 御回路において、

前記第2遅延ユニットの数は、前記第1遅延ユニットの数よりも少ないことを特徴とするクロック制御回路。

【請求項22】 請求項17又は18記載のクロック制 御回路において、

前記複数の第1遅延ユニットのうち連続する j 個の第1 等しく、かつ、前遅延ユニットにより1つの第1ブロックを構成し、前記 ックに基づいて前複数の第2遅延ユニットのうち連続する k 個の第2遅延 20 メモリシステム。ユニットにより前記第1ブロックに対応する1つの第2 [請求項28] 部クロックが入た遅延ユニットのうちの k 個の動作を制御する制御パルス に基づいて、前記第2ブロックの k 個の第2遅延ユニットの動作を制御することを特徴とするクロック制御回 後、後進パルスを ルスが入力され

【請求項23】 請求項22記載のクロック制御回路において、

前記第1遅延ユニットは、r(rは自然数)個のブロックを構成し、前記第1遅延ユニットの総数は、 $n(=r\times j)$  個であり、前記第2遅延ユニットも、r 個のブロックを構成し、前記第2遅延ユニットの総数は、 $m(=r\times j)$  個であることを特徴とするクロック制御回路。

【請求項24】 請求項23記載のクロック制御回路において、

前記第2後進パルス遅延回路は、前記第1後進パルス遅延回路が生成する遅延量のm/n(=k/j)の遅延量を生成することを特徴とするクロック制御回路。

【請求項25】 請求項23記載のクロック制御回路において、

前記jは、2、前記kは、1であり、前記第2遅延ユニットの前記第2後進パルス遅延回路は、前記第1遅延ユニットの前記第1後進パルス遅延回路が生成する遅延量の半分の遅延量を生成することを特徴とするクロック制御回路。

【請求項26】 請求項23記載のクロック制御回路において、

前記 k は、1 であり、前記第2遅延ユニットの前記第2 後進パルス遅延回路は、前記第1遅延ユニットの前記第 1後進パルス遅延回路が生成する遅延量の1/jの遅延 50 量を生成することを特徴とするクロック制御回路。

【請求項27】 複数のメモリと、前記複数のメモリを コントロールするコントローラと、前記コントローラから出力される外部クロックに関して、前記複数のメモリ の入力容量と同じ入力容量を有するダミーメモリと、前 記コントローラから前記複数のメモリまでの前記外部クロックの遅延時間と前記コントローラから前記ダミーメ モリまでの前記外部クロックの遅延時間が等しくなおった配置される第1配線と、前記外部クロックに対して一定の位相関係を有する内部クロックに基づいて前記複数のメモリのうちの1つから前記コントローラにデータを導くデータバスと、前記ダミーメモリに与えられる前記外部クロックをリターンクロックとして再び前記コントローラに戻す第2配線とを具備し、

前記複数のメモリのうちの1つから前記コントローラまでの前記データの遅延時間と前記ダミーメモリから前記コントローラまでの前記リターンクロックの遅延時間が等しく、かつ、前記コントローラは、前記リターンクロックに基づいて前記データを取り込むことを特徴とするメモリシステム。

【請求項28】 外部クロックに対しD1だけ遅れた内部クロックが入力され、前記内部クロックが入力されてから遅延時間Aが経過した後、前進パルスを出力する第1遅延回路と、前記前進パルスを2×Δだけ遅延させた後、後進パルスを出力する第2遅延回路と、前記後進パルスが入力され、前記後進パルスが入力されてから遅延時間(j-1)×D1+j×D2が経過した後、前記外部クロックに対して位相が一致している補正内部クロックを出力する第3遅延回路と(但し、jは、自然数、Δは、前記前進パルスが発生した後、最初に前記内部クロックのパルスが発生するまでの時間、Aは、j×(D1+D2)である。)を具備することを特徴とするクロック制御回路。

【請求項30】 外部クロックに対しD1だけ遅れた内部クロックが入力され、前記内部クロックが入力されてから遅延時間Aが経過した後、前進パルスを出力する第1遅延回路と、前記前進パルスを $\Delta+(k/j) \times \Delta$ だ

け遅延させた後、後進パルスを出力する第2遅延回路 と、前記後進パルスが入力され、前記後進パルスが入力 されてから遅延時間  $(k-1) \times D1 + k \times D2$  が経過 した後、前記外部クロックに対して位相が(k/j)× Tだけ遅れている補正内部クロックを出力する第3遅延 回路と(但し、j, kは、互いに素な自然数、j≥k、 △は、前記前進パルスが発生した後、最初に前記内部ク ロックのパルスが発生するまでの時間、Aは、j×(D 1+D2)、Tは、外部クロックの周期である。) を具 備することを特徴とするクロック制御回路。

【請求項31】 外部クロックに対しk×D1だけ遅れ た内部クロックが入力され、前記内部クロックが入力さ れてから遅延時間Aが経過した後、前進パルスを出力す る第1遅延回路と、前記前進パルスを $\Delta$ +(k/j)× △だけ遅延させた後、後進パルスを出力する第2遅延回 路と、前記後進パルスが入力され、前記後進パルスが入 力されてから遅延時間 k×D2が経過した後、前記外部 クロックに対して位相が(k/j)×Tだけ遅れている 補正内部クロックを出力する第3遅延回路と(但し、

j, kは、互いに素な自然数、j≥k、Δは、前記前進 20 パルスが発生した後、最初に前記内部クロックのパルス が発生するまでの時間、Aは、j×(D1+D2)、T は、外部クロックの周期である。) を具備することを特 徴とするクロック制御回路。

## 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、遅延アレイを用い て、CPUが発生する外部クロックのタイミングとメモ リ(IC)の内部で使用される内部クロックのタイミン グを制御する制御回路に関する。

#### [0002]

【従来の技術】最近のメモリは、クロックに同期させて データを転送することによって高速なデータ転送を達成 するものが増えている。例えば、シンクロナスDRAM などのクロック同期型のDRAMでは、それぞれ100 MHzと250MHzのクロックに同期させ、CPUな どのブロックとの間でデータのやりとりを行っている。

【0003】このようなクロックに同期させてブロック 間でデータのやりとりを行うシステムでは、CPUなど のブロックからメモリに与えられる外部クロックと、当 40 らに即座に対応して外部クロックと内部クロックを一致 該メモリ内部で生成される内部クロックとの間に僅かな タイミングのズレ、即ちスキューが発生することが問題 となる。

【0004】例えば、100MHzの外部クロックを用 いた場合、1サイクルは10nsec (ナノ秒)である ため、外部クロックと内部クロックの間に1 n s e c の ズレが発生すると、このズレは、1サイクルタイムの1 0%に相当し、高速同期制御の妨げとなる。

【0005】特に、メモリから他のプロックヘデータを 転送する場合には、外部クロックと内部クロックのスキ 50

ューは、直接、メモリのデータ出力時間に影響し、デー 夕転送時間を遅くする。

【0006】図48は、高速クロックを用いて同期制御 するシステムの一例を示すものである。また、図49 は、図48のシステムにおける外部クロックと内部クロ ックの関係を示すものである。

【0007】メモリ(シンクロナスDRAMなどのクロ ック同期型DRAM) 11には、例えばCPU12によ り生成される外部クロックCKが入力されている。外部 10 クロックCKは、パッファ13により内部クロックCL Kに変換され、内部クロックCLKは、入力回路14、 出力回路15や、書き込み・読み出し回路16などに供 給され、データの入出力動作を制御する。

【0008】内部クロックCLKは、外部クロックCK をトリガとしてバッファ13により生成されるため、必 然的に外部クロックCKと内部クロックCLKの間には スキューが存在する。

【0009】メモリ11内部の動作を制御するのは、内 部クロックCLKであるため、メモリ11と他のブロッ ク (CPU12など) との間でデータのやりとりを行う 場合には、外部クロックCKと内部クロックCLKの間 のスキューを見込んだタイミングの設定が必要となる。

【0010】しかし、スキューを見込んだタイミング設 定は、データの転送速度を遅らせることは上述のとおり である。

【0011】そこで、最近では、このスキューをなくす ための技術の開発が進められている。以下、現時点にお ける当該技術の二つの例を説明する。

【0012】一つめは、PLL(フェーズ・ロック・ル 30 ーブ)を用いる技術である。この技術は、PLLによ り、スキューの幅を検出し、このスキューをゼロとする ものである。また、この技術は、内部クロックにフィー ドバックをかけるため、メモリに与えられる外部クロッ クが常に一定の周波数で、かつ、途切れることがない場 合に有効である。

【0013】二つめは、所定の原理に基づいて、外部ク ロックと一致する補正内部クロックを生成する回路を構 成する技術である。この技術は、外部クロックの周波数 が変化しても、また、外部クロックが途切れても、これ させることができるもので、非常に有望視されている。

【0014】そこで、後者の技術について以下に詳細に 説明する。

【0015】まず、図50を参照しながら、この技術の 原理について説明する。

【0016】外部クロックCKと内部クロックCLKの スキューの幅(遅延量)をD1とし、外部クロックCK 及び内部クロックCLKの周期をTとする。

【0017】ここで、内部クロックCLKの1つめのパ ルスが発生した時点(立ち上がった時点)から時間Aが

経過した時点で遅延模倣パルスFCLを発生させる。こ の場合、遅延模倣パルスFCLが発生した時点から、内 部クロック C L K の 2 つめのパルスが発生する時点まで の時間は、△となる。

【0018】また、この時間△をコピーし、遅延模倣パ ルスFCLを発生させた時点から時間  $(2 \times \Delta)$  が経過 した時点で遅延模倣パルスRCLが発生するようにす る。すると、遅延模倣パルスRCLが発生した時点から 時間Aが経過した時点は、内部クロックCLKの3つめ のパルスが発生する時点と一致することになる。

【0019】但し、(A+W) <Tとする。Wは、遅延 模倣パルスFCL, RCLの幅である。

【0020】ここで、遅延模倣パルスRCLが発生した 時点から外部クロック CKの3つめのパルスが発生する 時点までの時間をD2とすると、遅延模倣パルスRCL を時間D2だけ遅延させてやれば、外部クロックCKの タイミングに一致した補正内部クロックCK「が得られ

【0021】つまり、遅延量A, (2×△), D2を生 成する遅延回路を形成し、内部クロックCLKを時間  $A+(2\times\Delta)+D2$  だけ遅らせれば、外部クロック CKのタイミングに一致した補正内部クロックCK<sup>\*</sup>が 得られることになる。

【0022】なお、図50から明らかなように、A=D 1+D2という関係が存在するため、遅延量D2は、A 及びD1から求めることができる。

【0023】また、外部クロックCK及び内部クロック CLKの周期Tは、一定でないことを前提としているた め、時間△も、一定の値を有しない。従って、時間(2 部クロックCLKの周期Tに応じて時間(2×Δ)を正 確に生成することができるように構成されていなければ ならない。

【0024】このような原理によれば、外部クロックC K及び内部クロックCLKの周期Tによらず、常に、補 正内部クロックの1つめのパルスを、外部クロックCK の3つめのパルスに一致させることができる。また、外 部クロック C K の 3 つめのパルス以降は、外部クロック CKのタイミングと補正内部クロックCLKのタイミン グは一致していることになるため、外部クロックCKが 40 途切れるような場合においても、これに即座に対応して 外部クロックと内部クロックを一致させることが可能に なる。

【0025】次に、上記原理に基づいて外部クロックと 内部クロックのタイミングを一致させるための回路構成 について検討する。

【0026】図51は、当該回路構成の一例を示すもの である。

【0027】外部クロックCKは、入力端子21を経由 して入力パッファ22に入力される。内部クロックCL 50 延アレイの遅延回路29-kを活性状態にして、遅延回

Kは、入力パッファ22から出力される。ここで、入力 パッファ22は、遅延量D1を有しているため、外部ク ロックCKと内部クロックCLKの間には、遅延量D1 分のスキューが発生する。

【0028】内部クロックCLKは、遅延量Aを有する 遅延回路23を経由して前進遅延アレイ24に入力され る。前進遅延アレイ24は、遅延量dを有する複数の遅 延回路25-1, 25-2, ~25-nから構成されて いる。

【0029】ミラー制御回路26は、遅延回路25-10 1, 25-2, ~25-nの数に相当する数の制御素子 27-1, 27-2, ~27-nを有しいている。ミラ -制御回路26は、前進遅延アレイ24における遅延量  $\Delta$  f を決定すると共に、後進遅延アレイ 2 8 における遅 延量 Δ b を遅延量 Δ f に等しくする機能を有する。

【0030】後進遅延アレイ28は、前進遅延アレイ2 4と同様に、遅延量dを有する複数の遅延回路29-1,29-2,~29-nから構成されている。

【0031】後進遅延アレイ28から出力されるクロッ 20 クは、遅延量D2を有する遅延回路30を経由すること により、外部クロックCKのタイミングと一致したタイ ミングを有する補正内部クロックCK´となる。

【0032】上記構成の回路では、前進遅延アレイ24 の構成と後進遅延アレイ28の構成を同じにし、前進パ ルスの遅延量Δfをそのままコピーして後進パルスの遅 延量 $\Delta$ bとし、 $2\Delta$  ( $\Delta f = \Delta b = \Delta$ ) を得るようにし ている。

【0033】しかし、上記構成の回路では、前進パルス が一定のパルス幅を有していることに起因して、前進パ imes $\Delta$ )を生成する遅延回路は、外部クロックCK及び内 30 ルスの遅延量 $\Delta$ f と後進パルスの遅延量 $\Delta$ bを完全に一 致させることが難しい欠点がある。

【0034】この欠点について説明する。

【0035】図52は、図50のtの時点(即ち、遅延 量 Δ f , Δ b を決定する時点) における図 5 1 の回路状 態を示したものである。

【0036】ここで、前進パルスが前進遅延アレイの遅 延回路に入力されている状態を活性状態 (斜線で示す) とし、当該前進パルスが前進遅延アレイの遅延回路に入 力されていない状態を非活性状態とする。この場合にお いて、例えば、前進パルスが遅延回路25-kに入力さ れると、遅延回路25-kが活性状態になり、他の遅延 回路は、非活性状態となる。

【0037】前進パルスが遅延回路25-kに入力され た後に、内部クロックCLKのパルスが発生すると、後 進遅延アレイの遅延回路29-kが活性状態となり、遅 延回路29-kは、後進パルスを発生する。

【0038】即ち、遅延アレイの先頭からk番目の制御 素子27-kには、前進パルスと内部クロックCLKの パルスが入力されるため、制御素子27-kは、後進遅

路29-kから後進パルスを発生させる。

【0039】しかし、この場合、前進パルスが入力されている遅延回路29-kの先頭からの位置と、後進パルスを発生する遅延回路29-kの先頭からの位置は、同じである。

【0040】従って、遅延量 $\Delta$ fを決定する前進パルスのフロントF1と、遅延量 $\Delta$ bを決定する後進パルスのフロントF2は、必然的に、遅延回路1段分の遅延量(例えば、前進パルスのパルス幅W分)だけ相違することになる。つまり、図51の構成を有する回路では、遅 10延量 $\Delta$ bは、最大で、遅延回路1段分の遅延量だけ遅延量 $\Delta$ fよりも短くなる欠点がある。

#### [0041]

【発明が解決しようとする課題】このように、従来は、 所定の原理に基づいて、外部クロックに一致する補正内 部クロックを生成する回路を構成する技術において、所 定の遅延量を正確にコピーする回路を構成することがで きなかったため、補正内部クロックを外部クロックに完 全に一致させることが難しかった。

【0042】本発明は、上記欠点を解決すべくなされた 20 もので、その目的は、所定の原理に基づいて、外部クロックに一致する補正内部クロックを生成する回路を構成する技術において、所定の遅延量を正確にコピーすることができる回路を構成し、補正内部クロックを外部クロックに完全に一致させることである。

【0043】また、本発明の目的は、所定の原理に基づいて、外部クロックに対して一定の位相関係を有する、即ち、外部クロックに対して位相が所定量だけ遅れた補正内部クロックを生成する回路を提供することである。 【0044】

【課題を解決するための手段】上記目的を達成するた め、本発明の遅延アレイは、直列に接続された複数の遅 延ユニットから構成され、各々の遅延ユニットは、前進 パルスを一定の遅延量だけ遅らせて後段の遅延ユニット に伝達する前進パルス遅延回路と、後進パルスを前記一 定の遅延量だけ遅らせて前段の遅延ユニットに伝達する 後進パルス遅延回路と、内部クロックのパルスが前記複 数の遅延ユニットに入力されていない場合に前記前進パ ルスが入力されるとセット状態に設定され、前記内部ク ロックのパルスが前記複数の遅延ユニットに入力されて 40 いる場合に前記後進パルスが入力されるとリセット状態 に設定される状態保持部とから構成され、前記前進パル スは、初段の遅延ユニットに入力され、前記後進パルス のフロントエッジは、前記内部クロックのパルスが前記 複数の遅延ユニットに入力された時に状態保持部がリセ ット状態の遅延ユニットのうち最も前記初段の遅延ユニ ットに近い遅延ユニットで形成され、前記後進パルス は、前記初段の遅延ユニットから出力される。

【0045】また、前記後進パルスのフロントエッジ以外のエッジは、前記内部クロックのパルスが前記複数の 50

遅延ユニットに入力されなくなった時に状態保持部がリセット状態の遅延ユニットのうち最も前記初段の遅延ユニットに近い遅延ユニットで形成される。

【0046】本発明のクロック制御回路は、前記遅延アレイと、遅延量D1を有し、外部クロックに基づいて内部クロックを発生するパッファと、前記内部クロックのパルスを遅延量Aだけ遅らせて前進パルスとして前記遅延アレイの初段の遅延ユニットに供給する第1遅延回路と、前記初段の遅延ユニットから出力される後進パルスを遅延量D2だけ遅らせて補正内部クロックとして出力する第2遅延回路とから構成され、前記遅延量D1、前記遅延量D2及び前記遅延量Aは、A=D1+D2の関係を有している。

【0047】また、本発明のクロック制御回路は、前記内部クロックのパルスが前記遅延アレイの複数の遅延ユニットに入力されてから前記前進パルスが前記初段の遅延ユニットに供給されるまでの期間内に、前記複数の遅延ユニットの前進パルス遅延回路を初期化するための制御パルスを発生する制御パルス発生回路を備えている。

【0048】また、本発明のクロック制御回路は、前記前進パルスが前記遅延アレイの最終段の遅延ユニットから出力される場合に、前記初段の遅延ユニットから出力される後進パルスを遮断し、前記後進パルスに代えて前記内部クロックのパルスが前記第2遅延回路から出力されるように制御する手段を備えている。

【0049】前記手段は、前記内部クロックのパルスが前記第2遅延回路から出力された後に、前記初段の遅延ユニットから出力される後進パルスに基づいて前記第2遅延回路を初期化する。

10050】前記遅延アレイは、前記バッファが配置される位置と前記第2遅延回路が配置される位置の中間に配置される。前記第1遅延回路のバターンは、前記バッファ及び前記パッファから前記遅延アレイまでの配線のパターンに同様のパターンと、前記第2遅延回路及び前記遅延アレイから前記第2遅延回路までの配線のパターンに同様のパターンとの組み合わせにより構成されるようにレイアウトされる。

【0051】本発明のメモリ回路は、メモリセルアレイと、前記メモリセルアレイに対してデータの書き込み又は読み出しを行うための書き込み・読み出し回路と、前記データをがスから入力するための入力回路と、前記クロック制御回路とから構成され、前記書き込み・読み出し回路の動作は、前記クロック制御回路のパッファから出力される内部クロックにより制御され、前記入力回路又は前記出力回路の動作は、少なくとも前記クロック制御回路の第2遅延回路から出力される補正内部クロックにより制御される。

【0052】本発明のクロック制御システムは、バスと、前記パスに対してデータの授受を行うと共に外部ク

ロックを発生する制御ブロックと、前記メモリ回路を有 し、前記パスに対してデータの授受を行うと共に前記外 部クロックを受け取るメモリブロックとを備えている。

【0053】本発明の遅延アレイは、直列に接続された 複数の第1及び第2遅延ユニットから構成される。各々 の第1遅延ユニットは、前進パルスを一定の遅延量だけ 遅らせて後段の遅延ユニットに伝達する前進パルス遅延 回路と、第1後進パルスを前記一定の遅延量だけ遅らせ て前段の遅延ユニットに伝達する第1後進パルス遅延回 路と、内部クロックのパルスが前記複数の第1遅延ユニ 10 ットに入力されていない場合に前記前進パルスが入力さ れると第1状態に設定され、前記内部クロックのパルス が前記複数の第1遅延ユニットに入力されている場合に 前記第1後進パルスが入力されると第2状態に設定され る状態保持部とから構成される。各々の第2遅延ユニッ トは、第2後進パルスを前記一定の遅延量だけ遅らせて 前段の遅延ユニットに伝達する第2後進パルス遅延回路 から構成される。前記前進パルスは、初段の第1遅延ユ ニットに入力され、前記第1後進パルスのフロントエッ ジは、前記内部クロックのパルスが前記複数の第1遅延 20 ユニットに入力された時に状態保持部が第2状態の第1 遅延ユニットのうち最も前記初段の第1遅延ユニットに 近い第1遅延ユニットで形成され、前記第1後進パルス は、前記初段の第1遅延ユニットから出力される。前記 第2後進パルスのフロントエッジは、前記第1後進パル スのフロントエッジを形成する第1遅延ユニットに対応 する第2遅延ユニットで形成され、前記第2後進パルス は、初段の第2遅延ユニットから出力される。前記第1 後進パルス遅延回路の遅延量と前記第2後進パルス遅延 回路の遅延量は、同じである。

【0054】前記第1後進パルスのフロントエッジ以外 のエッジは、前記内部クロックのパルスが前記複数の第 1遅延ユニットに入力されなくなった時に状態保持部が 第2状態の第1遅延ユニットのうち最も前記初段の第1 遅延ユニットに近い第1遅延ユニットで形成される。

【0055】前記第1遅延ユニットの数と前記第2遅延 ユニットの数は、互いに異なる。前記第2遅延ユニット の数は、前記第1遅延ユニットの数よりも少ない方が効 果的である。

【0056】前記複数の第1遅延ユニットのうち連続す る j 個の第1遅延ユニットにより1つの第1ブロックを 構成し、前記複数の第2遅延ユニットのうち連続するk 個の第2遅延ユニットにより前記第1ブロックに対応す る1つの第2ブロックを構成し、前記第1ブロックの前 記 j 個の第 1 遅延ユニットのうちの k 個の動作を制御す る制御パルスに基づいて、前記第2ブロックのk個の第 2遅延ユニットの動作を制御する。但し、j, kは、互 いに素な自然数で、かつ、j>kである。

【0057】前記第1遅延ユニットは、r(rは自然 数) 個のブロックを構成し、前記第1遅延ユニットの総 50 数は、 $n = r \times j$ )個であり、前記第2遅延ユニット も、r個のプロックを構成し、前記第2遅延ユニットの 総数は、m(=r×j) 個であり、前記第1後進パルス の遅延量を△とした場合に、前記第2後進パルスの遅延 量は、(m/n)×△である。

【0058】本発明のクロック制御回路は、上述の遅延 アレイと、遅延量D1を有し、外部クロックに基づいて 前記内部クロックを発生するパッファと、前記内部クロ ックのパルスを遅延量Aだけ遅らせて前記前進パルスと して前記初段の第1遅延ユニットに供給する第1遅延回 路と、前記初段の第1遅延ユニットから出力される前記 第1後進パルスを遅延量(j-1)×D1+j×D2だ け遅らせて第1補正内部クロックとして出力する第2遅 延回路と、前記初段の第2遅延ユニットから出力される 前記第2後進パルスを遅延量(k-1)×D1+k×D 2だけ遅らせて第2補正内部クロックとして出力する第 3遅延回路とを備える。但し、j, kは、互いに素な自 然数で、かつ、j>kである。

【0059】前記遅延量D1、前記遅延量D2及び前記 遅延量Aは、A=j×(D1+D2)の関係を有してい

【0060】本発明のクロック制御回路は、上述の遅延 アレイと、遅延量k×D1を有し、外部クロックに基づ いて前記内部クロックを発生するバッファと、前記内部 クロックのパルスを遅延量Aだけ遅らせて前記前進パル スとして前記初段の第1遅延ユニットに供給する第1遅 延回路と、前記初段の第1遅延ユニットから出力される 前記第1後進パルスを遅延量(j-k)×D1+j×D 2だけ遅らせて第1補正内部クロックとして出力する第 2遅延回路と、前記初段の第2遅延ユニットから出力さ れる前記第2後進パルスを遅延量k×D2だけ遅らせて 第2補正内部クロックとして出力する第3遅延回路とを 備える。但し、j, kは、互いに素な自然数で、かつ、 j > k である。

【0061】前記遅延量D1、前記遅延量D2及び前記 遅延量Aは、 $A=j \times (D1+D2)$ の関係を有してい

【0062】本発明のクロック制御回路は、前記内部ク ロックのパルスが前記複数の第1遅延ユニットに入力さ れてから前記前進パルスが前記初段の第1遅延ユニット に供給されるまでの期間内に、前記複数の第1遅延ユニ ットの前記前進パルス遅延回路を初期化するための制御 パルスを発生する制御パルス発生回路をさらに備える。 【0063】前記第1遅延ユニットの数と前記第2遅延 ユニットの数は、互いに異なる。前記第2遅延ユニット の数は、前記第1遅延ユニットの数よりも少ない方が効

果的である。 【0064】前記複数の第1遅延ユニットのうち連続す

る j 個の第1遅延ユニットにより1つの第1ブロックを 構成し、前記複数の第2遅延ユニットのうち連続するk

個の第2遅延ユニットにより前記第1ブロックに対応する1つの第2ブロックを構成し、前記第1ブロックの前記 j 個の第1遅延ユニットのうちのk 個の動作を制御する制御パルスに基づいて、前記第2ブロックのk 個の第2遅延ユニットの動作を制御する。

【0065】前記第1遅延ユニットは、r(rは自然数)個のブロックを構成し、前記第1遅延ユニットの総数は、n( $=r \times j$ ) 個であり、前記第2遅延ユニットも、r個のブロックを構成し、前記第2遅延ユニットの総数は、m( $=r \times j$ ) 個である。

【0066】前記第2後進パルス遅延回路は、前記第1 後進パルス遅延回路が生成する遅延量のm/n(=k/j)の遅延量を生成する。

【0067】前記jは、2、前記kは、1であり、前記第2遅延ユニットの前記第2後進パルス遅延回路は、前記第1遅延ユニットの前記第1後進パルス遅延回路が生成する遅延量の半分の遅延量を生成する。

【0068】前記kは、1であり、前記第2遅延ユニットの前記第2後進パルス遅延回路は、前記第1遅延ユニットの前記第1後進パルス遅延回路が生成する遅延量の 201/jの遅延量を生成する。

【0069】本発明のメモリシステムは、複数のメモリと、前記複数のメモリをコントロールするコントローラと、前記コントローラから出力される外部クロックに関して、前記複数のメモリの入力容量と同じ入力容量を有するダミーメモリと、前記コントローラから前記が部クロックの遅延時間と前記コントローラから前記がミーメモリまでの前記外部クロックに対して一定の位相関係を有する内部クロックに基づいて前記複数のメモリのうちの1つから前記外部クロックに基づいて前記複数のメモリのうちの1つから前記コントローラにデータを導くデータバスと、前記ダミーメモリに与えられる前記外部クロックをリターンクロックとして再び前記コントローラに戻す第2配線とを備える。

【0070】また、前記複数のメモリのうちの1つから前記コントローラまでの前記データの遅延時間と前記ダミーメモリから前記コントローラまでの前記リターンクロックの遅延時間が等しく、かつ、前記コントローラは、前記リターンクロックに基づいて前記データを取り込む。

【0071】本発明のクロック制御回路は、外部クロックに対しD1だけ遅れた内部クロックが入力され、前記内部クロックが入力され、前記内部クロックが入力されてから遅延時間Aが経過した後、前進パルスを出力する第1遅延回路と、前記前進パルスを2×△だけ遅延させた後、後進パルスを出力する第2遅延回路と、前記後進パルスが入力され、前記後進パルスが入力されてから遅延時間(j-1)×D1+j×D2が経過した後、前記外部クロックに対して位相が一致している補正内部クロックを出力する第3遅延回路 50

とを備える。但し、jは、自然数、△は、前記前進パル スが発生した後、最初に前記内部クロックのパルスが発 生するまでの時間、Aは、j×(D1+D2)である。 【0072】本発明のクロック制御回路は、外部クロッ クに対しm×D1だけ遅れた内部クロックが入力され、 前記内部クロックが入力されてから遅延時間Aが経過し た後、前進パルスを出力する第1遅延回路と、前記前進 パルスを2×ムだけ遅延させた後、後進パルスを出力す る第2遅延回路と、前記後進パルスが入力され、前記後 10 進パルスが入力されてから遅延時間 (j-k) ×D1+ j×D2が経過した後、前記外部クロックに対して位相 が一致している補正内部クロックを出力する第3遅延回 路とを備える。但し、j, kは、互いに素な自然数、j ≥k、 Δは、前記前進パルスが発生した後、最初に前記 内部クロックのパルスが発生するまでの時間、Aは、j × (D1+D2) である。

【0073】本発明のクロック制御回路は、外部クロックに対しD1だけ遅れた内部クロックが入力され、前記内部クロックが入力されてから遅延時間Aが経過した後、前進パルスを出力する第1遅延回路と、前記前進パルスを $\Delta+(k/j)\times\Delta$ だけ遅延させた後、後進パルスを出力する第2遅延回路と、前記後進パルスが入力され、前記後進パルスが入力されてから遅延時間(k-1)× $D1+k\times D2$ が経過した後、前記外部クロックに対して位相が(k/j)×Tだけ遅れている補正内部クロックを出力する第3遅延回路とを備える。但し、j、kは、互いに素な自然数、 $j \ge k$ 、 $\Delta$ は、前記前進パルスが発生した後、最初に前記内部クロックのパルスが発生するまでの時間、Aは、j×(D1+D2)、Tは、外部クロックの周期である。

【0074】本発明のクロック制御回路は、外部クロックに対し $k \times D1$ だけ遅れた内部クロックが入力され、前記内部クロックが入力されてから遅延時間Aが経過した後、前進パルスを出力する第1遅延回路と、前記前進パルスを出力する第2遅延回路と、前記後進パルスが入力され、前記後進パルスが入力されてから遅延時間 $k \times D2$ が経過した後、前記外部クロックに対して位相が(k / j)×Tだけ遅れている補正内部クロックを出力する第3遅延回路とを備える。但し、j,kは、互いに素な自然数、 $j \ge k$ 、 $\Delta$ は、前記前進パルスが発生した後、最初に前記内部クロックのパルスが発生するまでの時間、Aは、 $j \times (D1+D2)$ 、Tは、外部クロックの周期である。

[0075]

40

【発明の実施の形態】以下、図面を参照しながら、本発明のクロック制御回路について詳細に説明する。

【0076】図1は、本発明のクロック制御回路を有するメモリブロックを備える同期制御システムの一例を示すものである。

【0077】メモリ(シンクロナスDRAMなどのクロック同期型DRAM)11には、例えばCPU12により生成される外部クロックCKが入力されている。外部クロックCKは、バッファ13により内部クロックCLKに変換される。内部クロックCLKは、書き込み・読み出し回路16に供給され、データの書き込み・読み出し動作を制御する。

17

【0078】内部クロックCLKは、外部クロックCKをトリガとしてパッファ13により生成されるため、必然的に外部クロックCKと内部クロックCLKの間には 10スキューが存在する。

【0079】クロック制御回路31は、内部クロックCLKに基づいて、外部クロックのタイミングに一致した補正内部クロックCK~を生成する。補正内部クロックCK~は、入力回路14及び出力回路15に供給され、データの入出力動作を制御する。

【0080】図2は、図1のメモリ11内のクロック制 御回路31の構成を示すものである。

【0081】外部クロックCKは、メモリの入力端子30に与えられる。外部クロックCKは、遅延量D1を有20する入力パッファ13に入力される。入力パッファ13は、外部クロックCKに対してD1のスキューを有する内部クロックCLKを出力する。内部クロックCLKは、遅延量Aを有する遅延回路32に入力され、遅延回路32は、前進パルスFCL1(遅延模倣パルスCL)を出力する。

【0082】内部クロックCLK、及び内部クロックCLKをインパータ35により反転した反転内部クロック/CLKは、それぞれn個の遅延ユニット33-1, 3-2, …33-nに入力される。

【0083】n個の遅延ユニット33-1, 33-2, …33-nは、互いに直列に接続されている。初段の遅延ユニット33-1には、前進パルスFCL1が入力され、また、初段の遅延ユニット33-1からは、後進パルスRCL1が出力される。

【0084】後進パルスRCL1は、遅延量D2を有する遅延回路34を経由することにより、補正内部クロックCK となる。

【0085】図3は、図2の遅延ユニットの構成を詳細に示すものである。

【0086】遅延ユニット33-iは、前進パルス遅延回路、状態保持回路及び後進パルス遅延回路の3つの部分から構成される。

【0087】前進パルス遅延回路は、3つのインバータ41~43から構成されている。インパータ41,42は、直列接続され、インパータ41には、前段の遅延ユニットの出力信号FCLiが入力され、インパータ42は、後段の遅延ユニットに出力信号FCLi+1を出力する。インパータ(クロックドインパータ)41の動作は、制御パルス/Pにより制御され、例えば、制御パル50

ス/Pが"1"のとき、インバータ41は、活性状態となる。

【0088】また、インバータ43の出力端は、インバータ42の入力端に接続され、インバータ43の入力端には、常に"0"の電位(例えば、接地電位)が印加されている。インバータ(クロックドインバータ)43の動作は、制御パルスPにより制御され、例えば、制御パルスPが"1"のとき、インバータ43は、活性状態となる。

【0089】後進パルス遅延回路は、3つのインバータ44~46から構成されている。インバータ44、45は、直列接続され、インバータ44には、後段の遅延ユニットの出力信号RCLi+1又は内部クロックCLKが入力され、インバータ45は、前段の遅延ユニットに出力信号RCLiを出力する。インバータ(クロックドインバータ)44の動作は、制御パルスQにより制御され、例えば、制御パルスQが"1"のときのみ、インバータ44は、活性状態となる。

【0090】また、インバータ46の出力端は、インバータ45の入力端に接続され、インバータ46の入力端には、常に、内部クロックCLKが入力されている。インバータ(クロックドインバータ)46の動作は、制御パルス/Qにより制御され、例えば、制御パルス/Qが"1"のとき、インバータ46は、活性状態となる。

【0091】状態保持回路は、状態保持部47及びNAND回路48,49から構成されている。NAND回路48には、前段の遅延ユニットの出力信号FCLi及び反転内部クロック/CLKが入力され、NAND回路49には、インパータ45の出力信号及び内部クロックC30LKが入力される。

【0092】NAND回路48の出力信号は、状態保持部47のセット入力/Sとなり、NAND回路49の出力信号は、状態保持部47のリセット入力/Rとなっている。従って、NAND回路48の出力信号(セット入力)/Sが"0"となったとき、状態保持部47はセット状態となり、NAND回路49の出力信号(リセット入力)/Rが"0"となったとき、状態保持部47はリセット状態となる。

【0093】状態保持部47は、制御パルスQ, /Qを40 出力するようにも構成されている。制御パルスQは、状態保持部47がセット状態のときに"1"となり、制御パルス/Qは、状態保持部47がリセット状態のときに"1"となる。

【0094】図4は、図3の状態保持部の構成の一例を示すものである。

【0095】Pチャネル型MOSトランジスタ51及びNチャネル型MOSトランジスタ53,54は、互いに直列に接続され、その両端には、高電位VDD及び低電位VSSがそれぞれ印加されている。

【0096】同様に、Pチャネル型MOSトランジスタ

52及びNチャネル型MOSトランジスタ55,56 は、互いに直列に接続され、その両端には、高電位VD D及び低電位VSSがそれぞれ印加されている。

[0097] セット入力/Sは、MOSトランジスタ5 1,54のゲートに入力され、リセット入力/Rは、MOSトランジスタ52,56のゲートに入力されている。

【0098】MOSトランジスタ53のゲートは、MO Sトランジスタ52のドレインに接続され、MOSトラ ンジスタ55のゲートは、MOSトランジスタ51のド 10 レインに接続されている。

【0099】制御パルスQは、MOSトランジスタ51 のドレインから出力され、制御パルス/Qは、MOSト ランジスタ52のドレインから出力される。

【0100】図5は、制御パルスP, /Pの発生回路の構成の一例を示すものである。

【0101】内部クロックCLKは、遅延量A を有する遅延回路57を経由してNOR回路58の一方の入力端に入力され、反転内部クロック/CLKは、NOR回路58の他方の入力端に入力される。NOR回路58は、制御パルスPを出力する。また、制御パルスPは、インバータ59を経由することにより制御パルス/Pとなる。

【0102】制御パルスP,/Pのパルス幅は、遅延回路57の遅延量A 「により決定される。但し、この遅延量A 「は、遅延模倣パルスを出力する遅延回路32の遅延量Aよりも小さく設定される。これは、前進パルスが初段の遅延ユニットに入力される前に、全ての遅延ユニットの前進遅延回路を初期化しておく必要があるからである。

【0103】次に、図6を参照しながら、本発明の原理 について確認しておく。

【0104】外部クロックCKと内部クロックCLKのスキューの幅(遅延量)をD1とし、外部クロックCK及び内部クロックCLKの周期をTとする。

【0105】内部クロックCLKの1つめのパルスが発生した時点(立ち上がった時点)から時間Aが経過した時点で遅延模倣パルスFCL1を発生させる。この場合、遅延模倣パルスFCL1が発生した時点から、内部クロックCLKの2つめのパルスが発生する時点までの 40時間は、 $\Delta$ f となる。

【0106】また、この時間 $\Delta$  f をコピーして $\Delta$  b を作り、遅延模倣パルスFCL1を発生させた時点から時間 $2\times\Delta$  (但し、 $\Delta$  f =  $\Delta$  b =  $\Delta$ ) が経過した時点で遅延模倣パルスRCL1が発生するようにする。すると、遅延模倣パルスRCL1が発生した時点から時間Aが経過した時点は、内部クロックCLKの3つめのパルスが発生する時点と一致することになる。但し、(A+W)くTとする。Wは、遅延模倣パルスFCL、RCLの幅である。

【0107】遅延模倣パルスRCL1が発生した時点から外部クロックCKの3つめのパルスが発生する時点までの時間をD2とすると、遅延模倣パルスRCL1を時間D2だけ遅延させてやれば、外部クロックCKのタイミングに一致した補正内部クロックCKが得られる。【0108】つまり、遅延量A、 $(2\times\Delta)$ ,D2を生成する遅延回路を形成し、内部クロックCLKを時間A+ $(2\times\Delta)$ +D2 だけ遅らせれば、外部クロックCKのタイミングに一致した補正内部クロックCKが得られることになる。

【0109】なお、A=D1+D2という関係が存在するため、遅延量D2は、A及びD1から求めることができる。また、制御パルスPは、前進パルスが初段の遅延ユニットに入力される前に、全ての遅延ユニットの前進遅延回路を初期化しておくためのものである。

【0110】次に、図2万至図5のクロック制御回路の動作について説明する。

【0111】1. 図7のタイミングチャートのa時点の状態

20 図8に示すように、内部クロックCLKが"1"となる(立ち上がる)。従って、制御パルス発生回路60の出力信号は、P="1"、/P="0"となり、遅延量Aでより決定されるパルス幅を有する制御パルスP、/Pが生成され、各遅延ユニット33-1,33-2,~33-nに入力される。

【0112】各遅延ユニット33-1,33-2,~33-nにおいては、P="1"、/P="0"となるため、インパータ43が活性状態となり、インパータ41が非活性状態となる。従って、全ての遅延ユニット33-1,33-2,~33-nの前進パルス遅延回路の入出力信号FCL1~FCLnは、全て"0"となり、前進パルスの伝達するラインが初期化される。

【0113】この後、各遅延ユニット33-1,33-2,~33-nでは、P="0"、 $\angle P="1"$ になると、インバータ41が活性状態となり、インバータ43が非活性状態となる。即ち、各遅延ユニット33-1,33-2,~33-nの前進パルス遅延回路が互いに電気的に接続されると共に、遅延ユニット33-1の前進パルス遅延回路の入力端が遅延回路32に電気的に接続され、前進パルスの伝達の準備が完了する。

【0114】なお、制御パルスP、/Pのパルス幅(Pが"1"、/Pが"0"の期間)は、遅延回路32の遅延量Aにより決定される期間よりも短いことが必須の条件である。前進パルス(遅延模倣パルス)FCL1が遅延ユニット33-1に入力される前に、全ての遅延ユニット33-1、33-2、 $\sim$ 33-nの前進パルスの伝達ラインを初期化しておく必要があるからである。

【0115】2. 図7のタイミングチャートのb時点の状態

50 図9に示すように、内部クロックCLKが"0"とな

り、反転内部クロック/CLKが"1"となる。内部クロックCLK及び反転内部クロック/CLKは、全ての遅延ユニット33-1,33-2,~33-nに共通となっているため、全ての遅延ユニット33-1,33-2,~33-nのNAND回路48の一方の入力が"1"となる。

【0116】一方、各遅延ユニット33-1, 33-2,  $\sim 33-n$ の状態保持部47は、リセット状態Rになっており、状態保持部47から出力される制御パルスは、Q="0",  $\angle Q="1"$ になっている。

【0117】従って、各遅延ユニット33-1, 33-2,  $\sim 33-n$ のインパータ46が活性状態となり、インパータ44が非活性状態となり、全ての遅延ユニット33-1, 33-2,  $\sim 33-n$ の後進パルス遅延回路の入出力信号RCL $1\sim$ RCLnは、全て"0"となる。

【0118】3. 図7のタイミングチャートのc時点の状態

図10に示すように、遅延回路(遅延量A)32から前進パルス(遅延模倣パルス)FCL1が出力され、遅延20ユニット33-1に入力される。なお、前進パルスのパルス幅("1"の期間)と遅延量Aにより決定される期間を足したものは、内部クロックCLKの周期Tよりも短くなるように設定することが必要である。

【0119】前進パルスFCL1 (= "1") が遅延ユニット33-1に入力されると、遅延ユニット33-1のNAND回路48の他方の入力が "1" となり、NAND回路48の出力 (セット入力/S) は、 "0" となる。従って、状態保持部47の状態は、セット状態Sに変化する。

【0120】状態保持部47がセット状態Sになった遅延ユニット33-1では、状態保持部47から出力される制御パルスは、Q="1",  $\angle Q="0"$ になるため、インパータ44が活性状態になり、インパータ46が非活性状態になる。

【0121】4. 図7のタイミングチャートのd, e 時点の状態

【0122】前進パルスが通り過ぎた遅延ユニット33-1では、NAND回路48の他方の入力は再び"0"となり、NAND回路48の出力(セット入力/S)は"1"となるが、状態保持部47の状態は、セット状態Sに維持される。

【0123】同様に、前進パルスが遅延ユニット33-2に入力されると、遅延ユニット33-2の状態保持部47は、セット状態Sに変わる。前進パルスが遅延ユニット33-2を通り過ぎても、遅延ユニット33-2の状態保持部47は、セット状態Sを維持する。

【0124】内部クロックCLKが再び"1"になり、 反転内部クロック/CLKが"0"になると、各遅延ユニット33-1, 33-2,  $\sim 33-n$ には、この内部 クロックCLKと反転内部クロック/CLKが入力される。

【0125】従って、全ての遅延ユニット33-1, 3-2,  $\sim 33-n$ のNAND回路48の一方の入力は"0"になると共に、NAND回路49の一方の入力は"1"になる。

10 【0126】また、状態保持部47がセット状態Sの遅延ユニット33-1,33-2では、Q="1"であり、インパータ44が活性状態であるため、後進パルス遅延回路の出力信号RCL1,RCL2は、"0"の状態を維持するが、状態保持部47がリセット状態Rの遅延ユニット33-3~33-nでは、/Q="1"であり、インパータ46が活性状態であるため、後進パルス遅延回路の出力信号RCL3~RCLnは、"1"となる。

【0127】これにより、後進パルスのフロントエッジ F2が形成される。

【0128】ここで、後進パルスのフロントエッジF2は、内部クロックCLKが"1"となったときに、状態保持部がリセット状態Rの遅延ユニット $33-3\sim33$ ーnのうち最も初段の遅延ユニット33-1側に位置する遅延ユニット33-3で形成される。

【0129】この時、前進パルスのフロントエッジF1は、遅延ユニット33-3の直前に位置していると考えられるため、前進パルスのフロントエッジF1と後進パルスのフロントエッジF2は一致する。

30 【0130】従って、前進パルス(遅延模倣パルス)F CL1が発生した時点から内部クロック CLKのパルスが発生するまでの時間 $\Delta$ f と、当該内部クロック CLKのパルスが発生してから(後進パルスが発生してから)後進パルス RCL1が出力され、遅延回路 34に入力されるまでの時間 $\Delta$ bは、等しくなる。

【0131】この後、図12に示すように、制御パルス発生回路60の出力信号は、P="1"、 $\angle P="0"$ となり、遅延量A により決定されるパルス幅を有する制御パルスP、 $\angle P$ が生成され、各遅延ユニット33-1、33-2、201、33-1、2000元

【0132】各遅延ユニット33-1, 33-2,  $\sim 3$ 3-nにおいては、P="1"、 $\angle P="0"$  となるため、インバータ43が活性状態となり、インバータ41が非活性状態となる。従って、全ての遅延ユニット33-1, 33-2,  $\sim 33-n$  の前進パルス遅延回路の入出力信号FCL1 $\sim$ FCLnは、全て"0"となり、前進パルスが消滅し、前進パルスの伝達するラインが初期化される。

【0133】一方、後進パルス(= "1") のフロント 50 が遅延ユニット33-1に入力されると、遅延ユニット

33-2では、NAND回路49の2つの入力が共に "1"になるため、NAND回路49の出力(リセット 入力/R)が"0"となり、状態保持部47は、リセッ ト状態Rに変化する(初期化される)。

【0134】各遅延ユニットの状態保持部47の初期化 (リセット状態Rにすること) は、内部クロックCLK が"1"の期間のみで行われる。即ち、内部クロックC LKが"1"のとき、後進パルス(= "1")が入力さ れると、NAND回路49の2つの入力が共に"1"と なるからである。

【0135】なお、各遅延ユニットの状態保持部47の 初期化は内部クロックCLKが"1"の期間のみで行わ れるため、全ての遅延ユニットの状態保持部47を初期 化、即ちリセット状態Rにすることができない場合もあ るが、特に問題はない。これは、初期化されない遅延ユ ニット33-1には、次の前進パルスが通り過ぎること が明らかだからである。

【0136】5. 図7のタイミングチャートの f 時点 の状態

図13に示すように、内部クロックCLKが"0"とな 20 り、反転内部クロック/CLKが"1"となる。この内 部クロックCLKと反転内部クロック/CLKは、全て の遅延ユニット33-1, 33-2, ~33-nに入力 される。

【0137】また、各遅延ユニット33-1,33-2,  $\sim 3.3 - n \text{ rcd}$ , P = "0", /P = "1" kt = 1 casため、インパータ41が活性状態となり、インパータ4 3が非活性状態となる。即ち、各遅延ユニット33-1, 33-2, ~33-nの前進パルス遅延回路が互い に電気的に接続されると共に、遅延ユニット33-1の 30 前進パルス遅延回路の入力端が遅延回路32に電気的に 接続され、前進パルスの伝達の準備が完了する。

【0138】一方、状態保持部47がリセット状態Rの 遅延ユニット33-2~33-nでは、/Q= "1" で あり、インバータ46が活性状態である。このため、内 部クロックCLKが"0"になると、状態保持部47が リセット状態Rの遅延ユニット33-2~33-nの出 カ信号RCL2~RCLnが"0"となり、後進パルス のパックエッジが形成される。

【0139】従って、後進パルスのパルス幅は、遅延ユ 40 ニット1段分の遅延量(インパータ2段分の遅延量)に 相当する期間と同じか、又はそれよりも短くなる。

【0140】もし、後進パルスのパルス幅を遅延ユニッ ト1段分の遅延量よりも長くしたい場合には、図17に 示すように、遅延回路33-nのNAND回路49の他 方の入力を、前段の遅延回路33- (n-1) の出力R CLn-1とすればよい。この場合、後進パルスの最大 のパルス幅は、遅延ユニット2段分の遅延量(インバー タ4段分の遅延量) に相当する期間となる。

延ユニット33-1では、Q="1"であり、インバー タ44が活性状態である。従って、後進パルスを遅延ユ ニット33-1経由で遅延回路34に導くための準備が 完了する。

【0142】6. 図7のタイミングチャートのg時点 の状態

図14に示すように、遅延回路(遅延量A)32から前 進パルス(遅延模倣パルス)FCL1が出力され、遅延 ユニット33-1に入力される。前進パルスFCL1

(= "1") が遅延ユニット33-1に入力されると、 10 遅延ユニット33-1のNAND回路48の他方の入力。 が"1"となり、NAND回路48の出力(セット入力 /S)は、"0"となる。

【0143】従って、遅延ユニット33-1の状態保持 部47がセット状態のときは、状態保持部47は、セッ ト状態 S を維持し、当該状態保持部 4 7 がリセット状態 Rのときは、状態保持部47は、セット状態Sに変化す

【0144】状態保持部47がセット状態Sになった遅 延ユニット33-1では、状態保持部47から出力され る制御パルスは、Q= "1", /Q= "0"になるた め、インパータ44が活性状態になり、インパータ46 が非活性状態になる。

【0145】一方で、後進パルスは、初段の遅延ユニッ ト33-1に入力され、インバータ2段分の遅延を受け て、初段の遅延ユニット33-1から出力される。

【0146】7. 図7のタイミングチャートのh時点 の状態

図15に示すように、前進パルスは、遅延ユニット33 -1, 33-2, ~33-nを順次経由しながら進んで

【0147】前進パルスが通り過ぎた遅延ユニット33 -1では、NAND回路48の他方の入力は再び"0" となり、NAND回路48の出力(セット入力/S)は "1"となるが、状態保持部47の状態は、セット状態 Sに維持される。

【0148】同様に、前進パルスが遅延ユニット33-2に入力されると、遅延ユニット33-2の状態保持部 47は、セット状態Sに変わる。前進パルスが遅延ユニ ット33-2を通り過ぎても、遅延ユニット33-2の 状態保持部47は、セット状態Sを維持する。

【0149】一方、後進パルスは、遅延回路34入力さ れる。遅延回路34は、後進パルスを遅延量D2だけ遅 らせ、補正内部クロックCK「のパルスを発生する。こ の補正内部クロックCK「のパルスのタイミングは、外 部クロックCKのパルスのタイミングと一致している。

【0150】8. 図7のタイミングチャートのi時点 の状態

図16に示すように、内部クロックCLKが再び"1" 【0141】なお、状態保持部47がセット状態Sの遅 50 になり、反転内部クロック/CLKが"0"になると、

各遅延ユニット33-1, 33-2, ~33-nには、 この内部クロックCLKと反転内部クロック/CLKが 入力される。

【0151】従って、全ての遅延ユニット33-1,3 3-2.~33-nのNAND回路48の一方の入力は "0"になると共に、NAND回路49の一方の入力は "1"になる。

【0152】また、状態保持部47がセット状態Sの遅 延ユニット33-1, 33-2では、Q= "1" であ り、インバータ44が活性状態であるため、後進パルス 10 遅延回路の出力信号RCL1, RCL2は、"0"の状 態を維持するが、状態保持部47がリセット状態Rの遅 延ユニット33-3~33-nでは、/Q= "1" であ り、インバータ46が活性状態であるため、後進パルス 遅延回路の出力信号RCL3~RCLnは、"1"とな る。

【0153】これにより、後進パルスのフロントF1が 形成される。

【0154】この後は、図12~図16の動作が繰り返 して行われることになる。

【0155】上記構成のクロック制御回路によれば、各 遅延ユニットが状態保持部を持つことにより、遅延模倣 パルス(前進パルス) FCL1が発生してから内部クロ ックCLKのパルスが発生するまでの時間 Δfを正確に コピーしてΔbを形成し、当該内部クロックCLKのパ ルスが発生してから時間 $\Delta b$  (= $\Delta f$ ) 後に後進パルス RCL1を遅延量D2を有する遅延回路34に入力させ ることができる。

【0156】従って、外部クロックにCKに正確に同期 り、高速クロックを用いたデータ転送を達成できる。ま た、本発明は、シンクロナスDRAMのように、内部ク ロックが一時中断されることがあると共に、周波数が変 化する高速クロックに同期させてデータの授受を行うよ うなメモリに有効である。

【0157】図18は、図2のクロック制御回路の変形 例を示すものである。

【0158】このクロック制御回路は、図2の回路と比 べると、遅延回路34に所定の機能を付加した点が異な り、その他の構成は、図2の回路と同じである。

【0159】即ち、本実施の形態では、外部クロックC K又は内部クロックCLKの周期Tが所定値以上に長い 場合には、内部クロックCLKのタイミングを外部クロ ックCKのタイミングに合わせるという処理を行わず、 メモリの入出力回路の制御は、一定のスキューを有する 内部クロックCLKにより行うようにしている。

【0160】これは、外部クロックCKの周波数が比較 的に低い (周期が長い) 場合には、スキュー自体があま り問題とならないためである。また、クロック制御回路 を構成する遅延ユニットの数も、メモリチップ上の占有 50 面積との関係からあまり大きくでいないためである。 【0161】以下、本実施の形態の回路の構成を簡単に 説明しておく。

【0162】外部クロックCKは、メモリの入力端子3 0に与えられる。外部クロックCKは、遅延量D1を有 する入力パッファ13に入力される。入力パッファ13 は、外部クロックCKに対してD1のスキューを有する 内部クロックCLKを出力する。内部クロックCLK は、遅延量Aを有する遅延回路32に入力され、遅延回 路32は、前進パルスFCL1 (遅延模倣パルスCL) を出力する。

【0163】内部クロックCLK、及び内部クロックC LKをインパータ35により反転した反転内部クロック /CLKは、それぞれn個の遅延ユニット33-1、3 3-2, … 33-n に入力される。

【0164】n個の遅延ユニット33-1、33-2、 …33-nは、互いに直列に接続されている。初段の遅 延ユニット33-1には、前進パルスFCL1が入力さ れ、また、初段の遅延ユニット33-1からは、後進パ 20 ルスRCL1が出力される。

【0165】外部クロックCKの周期Tが所定値未満 (高速クロック) の場合には、後進パルスRCL1は、 遅延量D2を有する遅延回路34を経由することによ り、補正内部クロックCK となる。この補正内部クロ ックCK のタイミングは、外部クロックCKのタイミ ングと一致しているものである。

【0166】外部クロックCKの周期Tが所定値以上の 場合には、後進パルスRCL1は、遅延量D2を有する 遅延回路34に入力されるが、遅延回路34から出力さ した補正内部クロックCK´を発生することが可能とな 30 れることはない。その代わりに、内部クロックCLKが 遅延回路34から出力される。この場合、当然に内部ク ロックCLKは、外部クロックCKに対して一定のスキ ューを有しているが、このスキューは、外部クロックC Kの周期に対してあまり問題とならない程度の量となっ ている。

> 【0167】制御パルス発生回路61は、最終段の遅延 ユニット33-nの前進パルス遅延回路の出力LST と、初段の遅延ユニット33-1の後進パルス遅延回路 の出力RCL1に基づいて、制御パルスL, /Lを出力 する。制御パルスレ、/しは、補正内部クロックCK を出力するか、又は内部クロックCLKを出力するかを 決定する。

【0168】図19は、図18の遅延回路34の構成を 詳細に示すものである。

【0169】遅延ユニット33-1の出力RCL1は、 遅延回路62及びインバータ63を経由してNAND回 路64の一方の入力端に入力されると共に、直接、NA ND回路64の他方の入力端に入力されている。NAN D回路 6 4 の出力信号は、3 つのインバータ 6 5 ~ 6 7 を経由することにより、補正内部クロックCK~とな

る。

【0170】インバータ66は、制御クロック/しが"1"のときに活性状態となるようなクロックドインバータである。即ち、制御クロック/しが"1"のとき、後進パルスを一定時間だけ遅らせて補正内部クロックCK´を生成し、制御クロック/しが"0"のとき、後進パルスを遮断する。

【0171】内部クロックCLKは、インバータ68を経由して遅延回路34のインバータ67に入力されている。インバータ68は、制御クロックLが"1"のとき 10に活性状態となるようなクロックドインバータである。即ち、制御クロックLが"1"のとき、内部クロックCLKをインバータ67に導き、制御クロックLが"0"のとき、内部クロックCLKを遮断する。

【0172】図20は、図18の制御パルス発生回路6 1の構成を示すものである。

【0173】NOR回路69の一方の入力端には、最終段の遅延ユニット33-nの前進パルス遅延回路の出力LSTが入力され、他方の入力端には、NOR回路72の出力が入力されている。NOR回路72の一方の入力端には、NOR回路69の出力が入力され、他方の入力端には、NOR回路71の出力が入力されている。

【0174】NOR回路71には、最終段の遅延ユニット33-nの前進パルス遅延回路の出力LSTと、初段の遅延ユニット33-1の後進パルス遅延回路の出力RCL1をインパータ70で反転したものがそれぞれ入力されている。

【0175】さらに、NAND回路73には、NOR回路69の出力と、この出力を遅延回路74により遅延量D3だけ遅延させたものとがそれぞれ入力されている。NAND回路73の出力は、制御クロックLとなり、この制御クロックLをインパータ75で反転したものが制御クロック/Lとなる。

【0176】NAND回路73及び遅延回路74は、NOR回路69の出力に対して、制御クロックLの立ち上げは遅らせず、制御クロックLの立ち下げのみ遅延量D3だけ遅らせて、遅延回路34内の後進パルスを確実に消滅させ、初期化するためのものである。

【0177】次に、図21を参照しながら、図18~図 20のクロック制御回路の原理について簡単に説明して 40 おく。

【0178】図21は、外部クロックCKの1周期(サイクルタイム)が比較的長くなり、全遅延ユニットによる最大遅延量 $\max x \Delta m$ 、遅延模倣パルスが発生した時点から内部クロックCLKのパルスが発生する時点までの時間 $\Delta f$ よりも短くなった場合におけるタイミングチャートを示している。

【0179】外部クロックCKと内部クロックCLKのスキューの幅(遅延量)をD1とし、外部クロックCKの周期をTとする。

【0180】内部クロックCLKの1つめのパルスが発生した時点(立ち上がった時点)から時間Aが経過した時点で遅延模倣パルスFCL1を発生させる。この場合、遅延模倣パルスFCL1が発生した時点から、内部クロックCLKの2つめのパルスが発生する時点までの時間は、 $\Delta$ fとなる。

28

【0181】しかし、全遅延ユニットで形成できる最大遅延量は、 $\max \Delta$ ( $<\Delta f$ )である。つまり、本発明のクロック制御回路によりコピーできる遅延量の最大値は、 $\max \Delta$ であるため、内部クロックCLKの2つめのパルスが発生する時点から時間 $\max \Delta$ が経過した時点で遅延模倣パルスRCL1が発生することになり、遅延量 $\Delta f$ を正確にコピーできなくなる。

【0182】従って、遅延模倣パルスRCL1が発生した時点から時間D2が経過した時点で補正内部クロックCK´を発生させても、この補正内部クロックCK´のタイミングは、外部クロックCKのタイミングとずれている。しかも、このずれは、もともと存在したスキューよりも大きくなることもあり、かえって、メモリの性能を劣化させる。

【0183】本実施の形態は、このような現象を回避するために考えられたものである。なお、図2の実施の形態では、内部クロックCLKのパルスが発生してから遅延模倣パルスが発生するまでの時間をAとし、全遅延ユニットによる最大遅延量をmax∆とした場合に、A+max∆≦Tを満すことが必要であるが、本実施の形態では、このような条件は必要とされなくなる。

【0184】次に、図22のタイミングチャートを参照 しながら、図18乃至図20のクロック制御回路の動作 30 について説明する。

【0185】なお、A+max∆≤Tを満たすときの動作は、図7に示すタイミングチャートと同じであるので、以下では、A+max∆>Tの場合の動作についてのみ説明する。

【0186】内部クロックCLKが"1"となると、P = "1"、/P = "0"となり、全ての遅延ユニット33-1, 33-2,  $\sim 33-n$ の前進パルス遅延回路の入出力信号 $FCL1\sim FCLn$ が全て"0"となり、前進パルスの伝達するラインが初期化される。

【0187】この後、P = "0"、 $\angle P = "1"$  になると、各遅延ユニット33-1、33-2、 $\sim$ 33-nの前進パルス遅延回路が互いに電気的に接続されると共に、遅延ユニット33-1の前進パルス遅延回路の入力端が遅延回路32に電気的に接続され、前進パルスの伝達の準備が完了する。

【0188】内部クロックCLKが"0"となり、反転内部クロック/CLKが"1"となった後、遅延回路(遅延量A)32から前進パルス(遅延模倣パルス)FCL1が出力され、遅延ユニット33-1に入力され

50 る。

【0189】前進パルスFCL1 (= "1") が遅延ユニット33-1に入力されると、遅延ユニット33-1 の状態保持部47の状態は、セット状態Sとなる。また、前進パルスは、遅延ユニット33-1、33-2、 $\sim$ 33-nを順次経由しながら進んでいく。前進パルスが通り過ぎた遅延ユニットでは、状態保持部47の状態がセット状態Sに維持される。

【0190】この後、前進パルスは、全ての遅延ユニット33-1, 33-2,  $\sim 33-n$ を経由し、遅延ユニット33-nから出力パルスLST (= "1") として 10出力される。

【0191】この出力パルスLSTは、制御パルス発生回路 61に入力される。その結果、制御パルス発生回路 61は、L="1",/L="0"のパス切替信号を発生する。つまり、出力パルスLSTが出力された時点でL="1",/L="0"となり、遅延回路 34 が非活性化され、遅延回路 34 からは、内部クロックCLKのタイミングと一致した補正内部クロックCK が出力される。

【0192】また、内部クロックCLKが再び"1"に 20 なった後、時間 $\max \Delta$ が経過したときに、遅延ユニット33-1からは後進パルスRCL1が出力される。この後進パルスRCL1が制御パルス発生回路61に入力されると、制御パルス発生回路61は、後進パルスRCL1が遅延回路34から出力されるタイミングの後、即ち後進パルスRCL1が消滅した後に、L="0",  $\angle$ L="1"のパス切替信号を発生する。

【0193】つまり、遅延回路34が初期化(活性化)され、遅延回路34は、遅延ユニット33-1の出力信号RCL1を出力し得る状態に変化する。

【0194】なお、遅延回路62、インバータ63及びNAND回路64は、遅延ユニット33-1から出力される後進パルスのパルス幅を決定する。即ち、内部クロックCLKをメモリの入出力制御に用いる場合、後進パルスが遅延回路34内で消滅した後に、L="0",/L="1"となり、遅延回路34が初期化(活性化)されるように構成する。

【0195】但し、遅延回路34,62,74の各遅延 量は、D3>D2+D2 の関係を有するように設定される。

【0196】上記構成のクロック制御回路によれば、外部クロックにCKに正確に同期した補正内部クロックCKを発生することが可能となり、高速クロックを用いたデータ転送を達成できる。

【0197】また、本実施の形態では、外部クロックC Kの周波数に応じて、内部クロックCKをそのまま用いるか、又は外部クロックCKに同期した補正内部クロッ クCK を用いるかを決定することができる。

【0198】 つまり、外部クロック CK と内部クロック CLKのスキューが問題となるような高速クロックに同 50

期させてデータの授受を行う場合には、外部クロックC Kに同期した補正内部クロックCK´を用い、当該スキューが問題とならないようなクロックに同期させてデータの授受を行う場合には、通常どうり、内部クロックC Kを用いるように構成している。

【0199】なお、内部クロックを用いるか又は補正内部クロックを用いるかは、遅延ユニットの数により決定される。

【0200】従って、外部クロックCKの周期(サイクルタイム)が長い場合に、かえって外部クロックCKと補正内部クロックCK のずれが大きくなるという事態が生じることもない。

【0201】図23は、本発明のクロック制御回路をチップ上に配置する際のレイアウトを示すものである。

【0202】本発明のクロック制御回路を実際にICとしてシスレムに組み込む場合には、配線容量に起因する遅延(配線遅延)を考慮する必要がある。

【0203】そこで、まず、遅延ユニットのアレイ(以下、STBD、Synchronous Traced Backwards Delayという)80は、入力パッファ13からの距離(又は配線遅延量)と出力パッファ(遅延回路)34までの距離(又は配線遅延量)が同じになるような位置に配置する。

【0204】次に、入力バッファ13とSTBD80を配線長しの配線により接続する。ここで、実際のスキューD1は、入力バッファ13による遅延量と配線長しの配線による遅延量の合計となる。

【0205】次に、遅延量Aを有する遅延回路32について検討する。遅延量Aは、上述したようにD1+D2 30 で表される(例えば、図6参照)。また、遅延回路(出カバッファ)34の実際の遅延量D2は、出カバッファ34による遅延量と配線長Lの配線による遅延量の合計となる。

【0206】そこで、遅延量Aを有する遅延回路は、スキューD1を形成するパターン81に対して左右を逆にしたパターン82と、遅延量D2を形成するパターン83と同一のパターン84により構成する。

【0207】このようなレイアウトにすることで、配線 遅延も考慮した上で、遅延畳A, D1, D2を決定する ことができるため、より正確に、補正内部クロックCK を外部クロックCKに同期させることが可能になる。

【0208】以上、説明したように、本発明のクロック 制御回路によれば、次のような効果を奏する。

【0209】各遅延ユニットが状態保持部を持つことにより、遅延模倣パルス(前進パルス)FCL1が発生してから内部クロックCLKのパルスが発生するまでの時間 $\Delta$ fを正確にコピーして $\Delta$ bを形成し、当該内部クロックCLKのパルスが発生してから時間 $\Delta$ b( $=\Delta$ f)後に後進パルスRCL1を遅延量D2を有する遅延回路に入力させることができる。

【0210】この様子を図24~図27に概略的に示 す。

【0211】即ち、初期状態では、図24に示すよう に、遅延ユニット33-1~33-nの前進パルス遅延 回路及び後進パルス遅延回路は、全て"0"を出力して いる状態となっている。

【0212】また、図25に示すように、前進パルスが 遅延ユニット33-4に入力され、遅延ユニット33-4の状態保持部がセット状態Sになった後、内部クロッ クCLKのパルスが発生すると、状態保持部がリセット 10 状態Rの遅延ユニット33-5~33-nは、"1"を 出力する。

【0213】つまり、前進パルスのフロントF1と後進 - パルスのフロントF2は、一致することになるため、遅 延量 $\Delta$ fと遅延量 $\Delta$ bは、同じになる。

【0214】この後、図26及び図27に示すように、 遅延ユニット33-4がリセット状態Rに初期化され、 さらに後進パルスが形成され、後進パルスは、遅延ユニ ット33-3, 33-2を経由して、遅延ユニット33 - 1 から出力される。

【0215】このような動作により、外部クロックにC Kに正確に同期した補正内部クロックCK~を発生する ことが可能となり、高速クロックを用いたデータ転送を 達成できる。

【0216】また、遅延ユニットの最終段から出力され る信号をモニタすることにより、外部クロックCKの周 波数に応じて、内部クロックCKをそのまま用いるか、 又は外部クロックCKに同期した補正内部クロックCK。 を用いるかを決定することができる。

CLKのスキューが問題となるような高速クロックに同 期させてデータの授受を行う場合には、外部クロックC Kに同期した補正内部クロックCK´を用い、当該スキ ューが問題とならないようなクロックに同期させてデー タの授受を行う場合には、通常どうり、内部クロックC Kを用いるように構成している。

【0218】なお、内部クロックを用いるか又は補正内 部クロックを用いるかは、遅延ユニットの数により決定 される。

【0219】従って、外部クロックCKの周期(サイク 40 ルタイム)が長い場合に、かえって外部クロックCKと 補正内部クロックCK のずれが大きくなるという事態 が生じることもない。

【0220】さらに、遅延量Aが(D1+D2)で表さ れる点に着目し、配線遅延も考慮した上で、遅延量Aの パターンを、遅延量D1, D2を形成するパターンと同 一のパターンにより形成している。

【0221】従って、簡略化されたレイアウトによっ て、メモリチップ内に、正確に補正内部クロックCK「 を外部クロックCKに同期させるシステムを構成するこ 50 外部クロックCKに対してD1のスキューを有する内部

とができる。

【0222】なお、本発明は、シンクロナスDRAMの ように、内部クロックが一時中断されることがあると共 に、周波数が変化する高速クロックに同期させてデータ の授受を行うようなメモリに有効である。

【0223】図28は、図2のクロック制御回路を簡略 化して示している。

【0224】D1は、遅延量D1を有する遅延回路、D 2は、遅延量D2を有する遅延回路、Aは、遅延量D1 +D2を有する遅延回路、STBD (Synchronous Trac ed Backward Delay ) は、遅延ユニットのアレイであ る。STBDは、FD (Forward Delay ) とBD (Back ward Delay ) から構成される。

【0225】このような構成のクロック制御回路によれ ば、上述のように、外部クロックCKの位相と内部クロ ックCK、の位相は、完全に一致する(スキューがなく なる)。よって、上記構成のクロック制御回路は、外部 クロック C K の立ち上がり時 ("L"から"H"への移 行時) にデータを出力するような場合に有効である。

【0226】一方、近年では、外部クロックCKの周期 をTとしたとき、スキューのない内部クロックCK^に 加えて、外部クロックCKに対して(k/j)×Tだけ 位相が遅れた内部クロックCKDを正確に発生させるこ とが要求されている(k, jは、互いに素な自然数、か つ、j>kである)。

【0227】例えば、外部クロックCKの立ち上がり時 と立ち下がり時にそれぞれデータを出力するような場合 は、外部クロックCKに対して位相が一致した内部クロ ックCK、と共に、外部クロックCKに対して位相がT 【0217】つまり、外部クロック CK と内部クロック 30 /2 ( $=\pi$ ) だけ遅れた内部クロック CKD を生成する 必要がある。

> 【0228】また、このような場合、内部クロックCK Dの位相が外部クロックの位相に対して正確にT/2  $(=\pi)$  だけ遅れていないと、データ出力時のデータウ インドウ(データが確定している期間)が短くなり、誤 データを出力する可能性がある。

> 【0229】よって、以下では、外部クロックCKに対 して(k/j)×Tだけ位相が遅れた内部クロックCK Dを正確に発生させることができるクロック制御回路に ついて説明する。

> 【0230】図29は、本発明のクロック制御回路の構 成の第1例を示すものである。

> 【0231】このクロック制御回路は、外部クロックC Kに対して位相が一致した内部クロックCK~と共に、 外部クロック C K に対して位相が T / 2 (=π) だけ遅 れた内部クロックCKDを生成する(Tは、外部クロッ クの周期)。

> 【0232】外部クロックCKは、遅延量D1を有する 入力パッファ13に入力される。入力パッファ13は、

クロックCLKを出力する。内部クロックCLKは、遅 延量Aを有する遅延回路32に入力され、遅延回路32 は、遅延模倣パルスCL(前進パルスFCL1)を出力 する。

【0233】遅延模倣パルスCLは、STBD (Synchr onous Traced Backward Delay ) OFD (Forward Dela y) に入力される。FDにおいて遅延模倣パルスCLが 遅延量 Δ分だけ前進した後、BD (Backward Delay ) 及びHBD (Half BackwardDelay) においてそれぞれ 後進パルスが生成される。

【0234】BD中の後進パルスRCLは、正確に遅延 量 △分だけ後進した後、BDから出力される。また、H BD中の後進パルスHCLは、正確に遅延量Δ/2分だ け後進した後、HBDから出力される。

【0235】内部クロックCLKは、BD及びHBDに 入力され、後進パルスの生成のタイミングを決定する。 内部クロックCLKをインパータ35により反転した反 転内部クロック/CLKは、FDに入力され、前進パル スが前進する期間(遅延量)を制御する。

【0236】後進パルスRCLは、遅延量D1+ (D2 ×2)を有する遅延回路34を経由すると、外部クロッ クCKの位相と一致した補正内部クロックCK´とな る。また、後進パルスHCLは、遅延量D2を有する遅 延回路36を経由すると、外部クロックCKに対して位 相がT/2 (=180°) だけ遅れた内部クロックCKDとなる。

【0237】ここで、遅延回路32の遅延量Aは、2× (D1+D2) に設定されている。

【0238】図30は、本発明のクロック制御回路の構 成の第2例を示すものである。

【0239】このクロック制御回路は、外部クロックC Kに対して位相が一致した内部クロックCK´と共に、 外部クロックCKに対して位相がT/j ( $=2\pi/j$ ) だけ遅れた内部クロックCKDを生成するものである (Tは、外部クロックの周期, jは自然数)。

【0240】外部クロックCKは、遅延量D1を有する 入力パッファ13に入力される。入力パッファ13は、 外部クロックCKに対してD1のスキューを有する内部 クロックCLKを出力する。内部クロックCLKは、遅 延量Aを有する遅延回路32に入力され、遅延回路32 は、遅延模倣パルスCL(前進パルスFCL1)を出力

【0241】遅延模倣パルスCLは、STBD (Synchr onous Traced Backward Delay ) のFD (Forward Dela y ) に入力される。FDにおいて遅延模倣パルスCLが 遅延量 Δ 分だけ前進した後、BD (Backward Delay ) 及び1/jBD (BackwardDelay) においてそれぞれ 後進パルスが生成される。

【0242】BD中の後進パルスRCLは、正確に遅延

/jBD中の後進パルス1/jCLは、正確に遅延量△ / j分だけ後進した後、1/jBDから出力される。

【0243】内部クロックCLKは、BD及び1/iB Dに入力され、後進パルスの生成のタイミングを決定す る。内部クロックCLKをインパータ35により反転し た反転内部クロック/CLKは、FDに入力され、前進 パルスが前進する期間(遅延量)を制御する。

【0244】後進パルスRCLは、遅延量 (j-1) × D1+j×D2を有する遅延回路34を経由すると、外 10 部クロックCKの位相と一致した補正内部クロックCK ~となる。また、後進パルス1/jCLは、遅延量D2 を有する遅延回路36を経由すると、外部クロックCK に対して位相がT/j (=360°/n) だけ遅れた内 部クロックCKDとなる。

【0245】ここで、遅延回路32の遅延量Aは、j× (D1+D2) に設定されている。

【0246】図31は、本発明のクロック制御回路の構 成の第3例を示すものである。

【0247】このクロック制御回路は、外部クロックC 20 Kに対して位相が一致した内部クロックCK と共に、 外部クロックCKに対して位相が(k/j)  $\times T$  (= 2 π×k/j)だけ遅れた内部クロックCKDを生成する ものである(Tは、外部クロックの周期、k, jは、互 いに素な自然数、j>kである)。

【0248】外部クロックCKは、遅延量k×D1を有 する入力パッファ13に入力される。入力パッファ13 は、外部クロックCKに対してk×D1のスキューを有 する内部クロックCLKを出力する。内部クロックCL Kは、遅延量Aを有する遅延回路32に入力され、遅延 30 回路32は、遅延模倣パルスCL(前進パルスFCL 1) を出力する。

【0249】遅延模倣パルスCLは、STBD (Synchr onous Traced Backward Delay ) OFD (Forward Dela y ) に入力される。FDにおいて遅延模倣パルスCLが 遅延量公分だけ前進した後、BD (Backward Delay ) 及びk/jBD (BackwardDelay) においてそれぞれ 後進パルスが生成される。

【0250】BD中の後進パルスRCLは、正確に遅延 量 △分だけ後進した後、BDから出力される。また、k /jBD中の後進パルスk/jCLは、正確に遅延量Δ ×(k/j)分だけ後進した後、k/jBDから出力さ

【0251】内部クロックCLKは、BD及びk/jB Dに入力され、後進パルスの生成のタイミングを決定す る。内部クロックCLKをインパータ35により反転し た反転内部クロック/CLKは、FDに入力され、前進 パルスが前進する期間(遅延量)を制御する。

【0252】後進パルスRCLは、遅延量 (j-k)× D 1 + j × D 2 を有する遅延回路 3 4 を経由すると、外 量△分だけ後進した後、BDから出力される。また、1 50 部クロックCKの位相と一致した補正内部クロックCK

´となる。また、後進パルス k / j C L は、遅延量 k × D2を有する遅延回路36を経由すると、外部クロック CKに対して位相がT×(k/j) (=360°×k/ j) だけ遅れた内部クロックCKDとなる。

【0253】ここで、遅延回路32の遅延量Aは、j× (D1+D2) に設定されている。

【0254】図32は、本発明のクロック制御回路の構 成の第4例を示すものである。

【0255】このクロック制御回路は、外部クロックC Kに対して位相が一致した内部クロックCK~と共に、 外部クロックCKに対して位相が $T \times (k/j)$  (= 2)  $\pi \times k / j$ )だけ遅れた内部クロックCKDを生成する ものである(Tは、外部クロックの周期、k, jは、互 いに素な自然数、j>kである)。

【0256】外部クロックCKは、遅延量D1を有する 入力パッファ13に入力される。入力パッファ13は、 外部クロックCKに対してD1のスキューを有する内部 クロックCLKを出力する。内部クロックCLKは、遅 延量Aを有する遅延回路32に入力され、遅延回路32 する。

【0257】遅延模倣パルスCLは、STBD (Synchr onous Traced Backward Delay ) OFD (Forward Dela y)に入力される。FDにおいて遅延模倣パルスCLが 遅延量Δ分だけ前進した後、BD (Backward Delay ) 及びk/jBD (BackwardDelay) においてそれぞれ 後進パルスが生成される。

【0258】BD中の後進パルスRCLは、正確に遅延 量△分だけ後進した後、BDから出力される。また、k /jBD中の後進パルスk/jCLは、正確に遅延量 Δ ×(k/j)分だけ後進した後、k/jBDから出力さ れる。

【0259】内部クロックCLKは、BD及びk/jB Dに入力され、後進パルスの生成のタイミングを決定す る。内部クロックCLKをインパータ35により反転し た反転内部クロック/CLKは、FDに入力され、前進 パルスが前進する期間(遅延量)を制御する。

【0260】後進パルスRCLは、遅延量 (j-1) × D1+j×D2を有する遅延回路34を経由すると、外 部クロックCKの位相と一致した補正内部クロックCK 40 なる。 ´となる。また、後進パルス k / j C L は、遅延量(k -1) ×D1+k×D2を有する遅延回路36を経由す ると、外部クロックCKに対して位相がT×(k/j) (=360°×k/j) だけ遅れた内部クロックCKD

【0261】ここで、遅延回路32の遅延量Aは、j× (D1+D2) に設定されている。

【0262】図33は、本発明のクロック制御回路の構 成の第5例を示すものである。

Kに対して位相が一致した内部クロックCK~と共に、 外部クロックCKに対して位相がT/4 (= 90°)、 T/2 (=180°)、3T/4 (=270°) だけ遅 れた内部クロックCKQ, CKH, CK3Qをそれぞれ 生成する。

【0264】外部クロックCKは、遅延量D1を有する 入力パッファ13に入力される。入力パッファ13は、 外部クロックCKに対してD1のスキューを有する内部 クロックCLKを出力する。内部クロックCLKは、遅 10 延量Aを有する遅延回路32に入力され、遅延回路32 は、遅延模倣パルスCL(前進パルスFCL1)を出力

【0265】遅延模倣パルスCLは、SAD (Synchron ous Adjustable Delay) のFD (Forward Delay ) に入 力される。SADには、STBD (Synchronous Traced Backward Delay ) などが含まれる。

【0266】FDにおいて遅延模倣パルスCLが遅延量 Δ分だけ前進した後、BD (Backward Delay )、QB D (Quarter Backward Delay ) , HBD (Half Backw は、遅延模倣パルスCL(前進パルスFCL1)を出力 20 ardDelay)及び3QBD(3 Quariers Backward Delay )においてそれぞれ後進パルスが生成される。

> 【0267】BD中の後進パルスRCLは、遅延量Δ分 (遅延素子X個分) だけ後進した後、BDから出力され る。また、QBD中の後進パルスQCLは、遅延量  $\Delta$ / 4分(遅延素子X/4個分)だけ後進した後、QBDか ら出力され、HBD中の後進パルスHCLは、遅延量△ /2分(遅延素子X/2個分)だけ後進した後、HBD から出力され、3QBD中の後進パルス3QCLは、遅 延量3 Δ / 4分(遅延素子3 X / 4個分)だけ後進した 30 後、3QBDから出力される。

【0268】内部クロックCLKは、BD、QBD、H BD、3QBDにそれぞれ入力され、後進パルスの生成 のタイミングを決定する。内部クロックCLKをインバ - 夕35により反転した反転内部クロック/CLKは、 FDに入力され、前進パルスが前進する期間 (遅延量) を制御する。

【0269】後進パルスRCLは、遅延量 (D1×3+ D2×4)を有する遅延回路34を経由すると、外部ク ロックCKの位相と一致した補正内部クロックCK^と

【0270】また、後進パルスQCLは、遅延量D2を 有する遅延回路36aを経由すると、外部クロックCK に対して位相がT/4 (=90°) だけ遅れた内部クロ ックCKQとなる。

【0271】また、後進パルスHCLは、遅延量(D1 +D2×2)を有する遅延回路36bを経由すると、外 部クロックCKに対して位相がT/2 (=180°)だ け遅れた内部クロックCKHとなる。

【0272】さらに、後進パルス3QCLは、遅延最 【0263】このクロック制御回路は、外部クロックC 50 (D1×2+D2×3)を有する遅延回路36cを経由

すると、外部クロックCKに対して位相が3T/4 (= 270°)だけ遅れた内部クロックCKDとなる。

【0273】ここで、遅延回路32の遅延量Aは、4× (D1+D2) に設定されている。

【0274】図34は、図32のクロック制御回路の構 成を詳細に示すものである。

【0275】外部クロックCKは、メモリの入力端子3 0に与えられる。外部クロックCKは、遅延量D1を有 する入力パッファ13に入力される。入力パッファ13 は、外部クロックCKに対してD1のスキューを有する 10 内部クロックCLKを出力する。内部クロックCLK は、遅延量Aを有する遅延回路32に入力され、遅延回 路32は、前進パルスFCL1 (遅延模倣パルスCL) を出力する。

【0276】内部クロックCLK、及び内部クロックC LKをインパータ35により反転した反転内部クロック /CLKは、それぞれn(nは自然数)個の遅延ユニッ +33-1, 33-2,  $\cdots 33-n$ に入力される。

【0277】n個の遅延ユニット33-1、33-2、 …33-nは、互いに直列に接続されている。初段の遅 20 には、常に、内部クロックCLKが入力されている。イ 延ユニット33-1には、前進パルスFCL1が入力さ れ、また、初段の遅延ユニット33-1からは、後進パ ルスRCL1が出力される。

【0278】n個の遅延ユニット33-1, 33-2, …33-nには、制御パルス発生回路60が出力する制 御パルスP, / Pが入力される。また、遅延ユニット3 3-i (iは、1~n) は、制御パルスQi, /Qiを 出力する。制御パルスQi, /Qiは、k/jBD37 に入力される。

【0279】後進パルスRCL1は、遅延量 (j-1) ×D1+j×D2を有する遅延回路34を経由すること により、補正内部クロックCK´となる。

【0280】後進パルスk/jCLは、遅延量(k- XD1+k×D2を有する遅延回路36を経由する ことにより、外部クロックCKに対して位相がT×(k /j) (=360°×k/j) だけ遅れた内部クロック CKDとなる。

【0281】図35は、図34の遅延ユニットの構成の 第1例を詳細に示すものである。

【0282】遅延ユニットUi(i=1~n)は、前進 40 パルス遅延回路、状態保持回路及び後進パルス遅延回路 の3つの部分から構成される。

【0283】前進パルス遅延回路は、3つのインバータ 41~43から構成されている。インバータ41, 42 は、直列接続され、インバータ41には、前段の遅延ユ ニットの出力信号FCLiが入力され、インパータ42 は、後段の遅延ユニットに出力信号FCLi+1を出力 する。インバータ(クロックドインバータ)41の動作 は、制御パルス/Pにより制御され、例えば、制御パル ス/Pが"1"のとき、インバータ41は、活性状態と 50

【0284】また、インパータ43の出力端は、インバ ータ42の入力端に接続され、インパータ43の入力端 には、常に"0"の電位(例えば、接地電位)が印加さ れている。インバータ(クロックドインバータ)43の 動作は、制御パルスPにより制御され、例えば、制御パ ルスPが"1"のとき、インバータ43は、活性状態と なる。

【0285】後進パルス遅延回路は、3つのインバータ 44~46から構成されている。インパータ44,45 は、直列接続され、インパータ44には、後段の遅延ユ ニットの出力信号RCLi+1又は内部クロックCLK が入力され、インバータ45は、前段の遅延ユニットに 出力信号RCLiを出力する。インパータ(クロックド インパータ)44の動作は、制御パルスQiにより制御 され、例えば、制御パルスQiが"1"のときのみ、イ ンパータ44は、活性状態となる。

【0286】また、インバータ46の出力端は、インバ - タ45の入力端に接続され、インパータ46の入力端 ンパータ(クロックドインパータ)46の動作は、制御 パルス/Qiにより制御され、例えば、制御パルス/Q iが"1"のとき、インバータ46は、活性状態とな る。

【0287】状態保持回路は、状態保持部47及びNA ND回路48, 49から構成されている。NAND回路 48には、前段の遅延ユニットの出力信号FCLi及び 反転内部クロック/CLKが入力され、NAND回路4 9には、インパータ45の出力信号及び内部クロックC 30 LKが入力される。

【0288】NAND回路48の出力信号は、状態保持 部47のセット入力/Sとなり、NAND回路49の出 力信号は、状態保持部47のリセット入力/Rとなって いる。従って、NAND回路48の出力信号(セット入 カ) /Sが"0"となったとき、状態保持部47はセッ ト状態となり、NAND回路49の出力信号(リセット 入力) / Rが"0"となったとき、状態保持部47はリ セット状態となる。

【0289】状態保持部47は、制御パルスQ、/Qを 出力するようにも構成されている。制御パルスQは、状 態保持部47がセット状態のときに"1"となり、制御 パルス/Qは、状態保持部47がリセット状態のときに "1"となる。

【0290】状態保持部47は、例えば、図4のような 構成のものを使用することができる。

【0291】前進パルスが通過した遅延ユニットUiで は、制御パルスQiが"H"となり、/Qiが"L"と なる。一方、後進パルスが通過した遅延ユニットUiで は、制御パルスQiが"L"となり、/Qiが"H"と

【0292】図36は、図34の遅延ユニットの構成の第2例を詳細に示すものである。

【 0 2 9 3 】遅延ユニットU i ( i = 1 ~ n ) は、前進 パルス遅延回路 f d i 、状態保持回路 s r i 及び後進パ ルス遅延回路 b d i の 3 つの部分から構成される。

【0294】前進パルス遅延回路 f d i は、5つのインパータ91~95から構成されている。インパータ91~93は、直列接続され、インパータ91には、前段の遅延ユニットの出力信号FCL i が入力され、インバータ92は、後段の遅延ユニットに出力信号FCL i +1 10を出力する。インバータ(クロックドインパータ)91の動作は、制御パルス/Pにより制御され、例えば、制御パルス/Pが"1"のとき、インバータ91は、活性状態となる。

【0295】また、インバータ94の出力端は、インバータ91の出力端に接続されると共にインバータ92、95の入力端に接続され、インバータ94の入力端には、常に"0"の電位(例えば、接地電位)が印加されている。インバータ(クロックドインバータ)94の動作は、制御パルスPにより制御され、例えば、制御パル 20スPが"1"のとき、インバータ94は、活性状態となる。

【0296】後進パルス遅延回路 bdik、5つのインパータ96~100 から構成されている。インパータ96~98は、直列接続され、インパータ96には、後段の遅延ユニットの出力信号 RCLi+1 又は内部クロックCLKが入力され、インパータ97は、前段の遅延ユニットに出力信号 RCLi を出力する。インパータ(クロックドインバータ)96の動作は、制御パルスQiにより制御され、例えば、制御パルスQiが"1"のときのみ、インパータ96は、活性状態となる。

【0297】また、インバータ99の出力端は、インバータ96の出力端に接続されると共にインバータ97、100の入力端に接続され、インバータ99の入力端には、常に、内部クロックCLKが入力されている。インバータ(クロックドインバータ)99の動作は、制御パルス/Qiにより制御され、例えば、制御パルス/Qiが"1"のとき、インバータ99は、活性状態となる。

【0298】状態保持回路 s r i は、PチャネルMOSトランジスタ101,102、NチャネルMOSトラン 40ジスタ103,104及びインバータ105から構成されている。

【0299】 PチャネルMOSトランジスタ101, 102は、電源端子とノード2の間に直列接続され、NチャネルMOSトランジスタ103, 104は、接地端子とノード2の間に直列接続されている。

【0300】MOSトランジスタ101,104のゲートには、内部クロックCLKを反転させたクロック信号/CLKが入力され、MOSトランジスタ102のゲートには、遅延ユニットUi-3の出力信号/RCLi-50

3が入力され、MOSトランジスタ103のゲートには、遅延ユニットUi -1の出力信号FFCLiが入力される。

【0301】インパー9105の入力端は、ノード2に接続され、インパー9105の出力端からは制御パルスQi-2が出力される。ノード2からは、制御パルス/Qi-2が出力される。

【0302】図37及び図38は、図34のk/jBD の構成の一例を示している。

【0303】本例では、kが1、jが2の場合、即ち、外部クロックに対して位相がT/2だけ遅れる場合について説明する。この場合、k/jBDは、HBD (Half Backward Delay) となる。

【0304】HBDは、直列接続されたm(mは自然数)個の遅延ユニットbdi( $i=1\sim m$ )から構成されている。各遅延ユニットbdiの構成は、SAD(Synchronous Adjustable Delay)の遅延ユニットUiの後進パルス遅延回路bdiの構成と同じである。

【0305】よって、BDにおける後進パルスの遅延量とHBDにおける後進パルスの遅延量の比は、BDにおける遅延ユニット数の比、正確には、1つのブロック内におけるBDの遅延ユニット数とHBDの遅延ユニット数の比に等しくなる。

【0306】具体的には、本例では、n個の遅延ユニットUi(i=1~n)とm個の遅延ユニットbdi(i=1~m)を、それぞれr(rは自然数)個のプロックB(1),B(2),…B(r)に均等に分けている。【0307】例えば、プロックB(1)を、2個の遅延ユニットU1,U2と1つの遅延ユニットbd1から構30成し、遅延ユニットU1を制御する制御パルスQ1,/Q1及び遅延ユニットU2を制御する制御パルスQ2,/Q2のうちのいずれか一方を遅延ユニットbd1に与

【0308】同様に、プロックB(r)を、2個の遅延ユニットUn-1, Un & 1つの遅延ユニットDn-1を制御する制御パルス Dn-1, Dn-1 Dn-1

えている。

【0309】つまり、本例では、SAD02個の遅延ユニットに対してHBD01個の遅延ユニットを設けている。よって、BDにおいては、後進パルスは、 $\Delta$ だけ遅延するのに対し、HBDにおいては、後進パルスは、 $\Delta$ /2だけ遅延することになる。

【0310】なお、本例の場合、rとmは、等しく、m = n / 2 の関係がある。また、上記説明において度々でてくる互いに素な自然数 j , k は、それぞれ j = 2 (1 つのブロック内のS A D の遅延ユニットの数に等しい)、k = 1 (1 つのブロック内のH B D の遅延ユニットの数に等しい)となる。

【0311】また、SADの遅延ユニットの総数nは、j (本例では2)  $\times$  r となり、HBDの遅延ユニットの総数mは、k (本例では1)  $\times$  r となる。

【0312】また、HBDの遅延ユニット $bd1\sim bd$  mは、SADの遅延ユニット $U1\sim Un$ に対して均等に配置するのがよい。つまり、SADの隣接する2つの遅延ユニットに対してHBDの1つの遅延ユニットを対応させれば、正確に $\Delta/2$ の遅延を生成できるようになる。

【0313】図39は、HBDにおける遅延ユニットb 10 ユニットU3を制御する制御パルスを遅延ユニットbd diの構成の一例を示している。 1に与えてもよい。

【0314】本例は、図35の遅延ユニットUiを用いた場合の例である。即ち、遅延ユニットUiの後進パルス遅延回路は、3つのインパータ44~46から構成されているため、HBDにおける遅延ユニットbdiも、3つのインパータ44~46から構成される。

【0315】インバータ44´,45´は、直列接続され、インバータ44´には、後段の遅延ユニットの出力信号HCLi+1又は内部クロックCLKが入力され、インバータ45´は、前段の遅延ユニットに出力信号H20CLiを出力する。インバータ(クロックドインバータ)44´の動作は、制御パルスQiにより制御され、例えば、制御パルスQiが"1"のときのみ、インバータ44´は、活性状態となる。

【0316】また、インバータ46 の出力端は、インパータ45 の入力端に接続され、インパータ46 の入力端には、常に、内部クロックCLKが入力されている。インバータ(クロックドインバータ)46 の動作は、制御パルス/Qiにより制御され、例えば、制御パルス/Qiが"1"のとき、インバータ46 は、活性 30 状態となる。

【0317】図40は、図39の遅延ユニットbdiをシンボル化して示すものである。よって、図39の回路と図40の回路は、同一のものを示している。

【0318】図41は、図34のk/jBDの構成の一例を示している。

【0319】本例では、jが3、kが1の場合、即ち、外部クロックに対して位相がT/3だけ遅れる場合について説明する。

【0321】よって、BDにおける後進パルスの遅延量と1/3BDにおける後進パルスの遅延量の比は、BDにおける遅延ユニットの数と1/3BDにおける遅延ユニットの数の比、正確には、1つのブロック内におけるBDの遅延ユニット数と1/3BDの遅延ユニット数の比に等しくなる。

【0322】具体的には、本例では、n個の遅延ユニット $Ui(i=1\sim n)$  とm個の遅延ユニット $bdi(i=1\sim m)$  を、r 個のブロックB(1), B(2),  $\cdots$  B(r) に均等に分けている。

[0323] 例えば、プロックB (1) を、3個の遅延ユニットU1~U3と1つの遅延ユニットbd1から構成し、遅延ユニットU1を制御する制御パルスQ1, /Q1を遅延ユニットbd1に与えている。但し、制御パルスQ1, /Q1に変えて、遅延ユニットU2又は遅延ユニットU3を制御する制御パルスを遅延ユニットbd1に与えてもよい。

【0324】つまり、本例では、SADの3個の遅延ユニットに対して1/3BDの1個の遅延ユニットを設けている。よって、BDにおいては、後進パルスは、 $\Delta$ だけ遅延するのに対し、1/3BDにおいては、後進パルスは、 $\Delta/3$ だけ遅延することになる。

[0325] なお、本例の場合、r とmは、等しく、m = n / 3 の関係がある。また、上記説明において度々でてくる互いに素な自然数 j , k は、それぞれ j = 3 (1 つのブロック内のSADの遅延ユニットの数に等しい)、k = 1 (1 つのブロック内のHBDの遅延ユニットの数に等しい)となる。

【0326】また、SADの遅延ユニットの総数nは、j(本例では3) $\times$  rとなり、HBDの遅延ユニットの総数mは、k(本例では1) $\times$  rとなる。

【0327】また、1/3BDの遅延ユニットbd1~bdmをSADの遅延ユニットU1~Unに対して均等に配置するのがよい。つまり、SADの隣接する3つの遅延ユニットに対して1/3BDの1つの遅延ユニットを対応させれば、正確に $\Delta/3$ の遅延を生成できるようになる。

【0328】図42は、図34のk/jBDの構成の一例を示している。

【0329】本例では、kが2、jが3の場合、即ち、外部クロックに対して位相が2 T/3 だけ遅れる場合について説明する。

【0330】 2/3BDは、直列接続されたm個の遅延 ユニットbd i ( $i=1\sim m$ ) から構成されている。各 遅延ユニットbd i の構成は、SAD (Synchronous Ad justable Delay) の遅延ユニットUi の後進パルス遅延 回路bd i の構成と同じである。

【0331】よって、BDにおける後進パルスの遅延量と2/3BDにおける後進パルスの遅延量の比は、BDにおける遅延ユニット数と2/3BDにおける遅延ユニット数の比、正確には、1つのプロック内におけるBDの遅延ユニット数と2/3BDの遅延ユニット数の比に等しくなる。

【0332】具体的には、本例では、n個の遅延ユニットU i ( $i=1\sim n$ ) とm個の遅延ユニットD d i ( $i=1\sim m$ ) を、r 個のプロックD (1) , D (2) ,  $\cdots$ 

44

B(r)に均等に分けている。

【0333】例えば、ブロックB(1)を、3個の遅延ユニットU1~U3と2つの遅延ユニットbd1,bd2から構成し、遅延ユニットU1を制御する制御パルスQ1,/Q1を遅延ユニットbd1に与え、遅延ユニットU3を制御する制御パルスQ3,/Q3を遅延ユニットbd2に与えている。

【0334】但し、制御パルスQ1, /Q1, Q3, /Q3に変えて、制御パルスQ1, /Q1, Q2, /Q2 を遅延ユニットbd1, bd2に与えてもよいし、また、制御パルスQ2, /Q2, Q3, /Q3を遅延ユニットbd1, bd2に与えてもよい。

【0335】つまり、本例では、SAD03個の遅延ユニットに対して2/3BD02個の遅延ユニットを設けている。よって、BDにおいては、後進パルスは、 $\Delta$ だけ遅延するのに対し、2/3BDにおいては、後進パルスは、 $2\Delta/3$ だけ遅延することになる。

【0336】なお、本例の場合、m=2n/3の関係がある。また、上記説明において度々でてくる互いに素な自然数j,kは、それぞれj=3(1つのブロック内の 20 SADの遅延ユニットの数に等しい)、k=2(1つのブロック内のHBDの遅延ユニットの数に等しい)となる。

【0337】また、SADの遅延ユニットの総数nは、j(本例では3)×rとなり、HBDの遅延ユニットの総数mは、k(本例では2)×rとなる。また、m/n=k×r/j×rであるから、m/n=k/jの関係がある。

【0338】また、2/3BDの遅延ユニットbd1~bdmをSADの遅延ユニットU1~Unに対して均等 30に配置するのがよい。つまり、SADの隣接する3つの遅延ユニットに対して2/3BDの2つの遅延ユニットを対応させれば、正確に $2\Delta/3$ の遅延を生成できるようになる。

【0339】図43は、図34のk/jBDの構成を一般的に示している。図44は、図43の1つのブロックB(i)内におけるk/jBDの構成を示している。

【0340】 SADは、r個のプロックB(1) $\sim$ B(r)から構成されている。SADにおいて、各プロックは、j個の遅延ユニットを含んでいる。同様に、k/ 40jBDは、r個のプロックB(1) $\sim$ B(r)から構成されている。k/jBDにおいて、各プロックは、k個

【0341】 j及びkは、互いに素な自然数であり、 j > kに設定するのが一般的である。ブロックが r 個存在するから、SADの遅延ユニットの合計数nは、 $r \times j$  個となり、 $k \ne j$  BDの遅延ユニットの合計数mは、  $r \times k$  個となる。

の遅延ユニットを含んでいる。

【0342】SADのブロック数とk/jBDのブロック数は等しい。例えば、SADのブロックB(1)は、

k / j B D の ブロック (1) に対応し、<math>S A D の ブロック B (2) は、<math>k / j B D の ブロック (2) に対応し、 S A D の ブロック B (r) は、<math>k / j B D の ブロック (r) に対応している。

【0343】例えば、SADのプロック(1)は、j組の制御パルスQ1, /Q1, Q2, /Q2, ···Q j, /Qjにより制御されている。そこで、これらj組の制御パルスのうちのk(< j)組のみを選択し、このk組の制御パルスをk/jBDのプロック(1)に供給する。

【0344】 k組の制御パルスは、j組の制御パルスQ 1,  $\angle$ Q1, Q2,  $\angle$ Q2, ···Qj,  $\angle$ Qjから規則的かつ均等に選択される。

【0345】また、選択されたk組の制御パルスは、k/jBDの対応するk個の遅延ユニットに規則的に与えられる。例えば、制御パルスQ1,/Q1,Q2,/Q2が選択される場合には、制御パルスQ1,/Q1をk/jBDの遅延ユニットbd1に与え(bd2に与えない)、制御パルスQ2,/Q2をk/jBDの遅延ユニットbd2に与える(bd1に与えない)。

【0346】このような構成によれば、SADの前進パルスが到達する遅延ユニットの位置にかかわらず、常に、SADの遅延ユニット数とk/jBDの遅延ユニット数の比は、k/j=m/nを満たすようになる。よって、前進パルスが到達する遅延ユニットの位置にかかわらず、k/jBDにおいて正確に $k/j\Delta$ の遅延量を生成することができる。

【0347】次に、図45を参照しながら、本発明(図31の例の場合)の原理について説明する。

【0348】外部クロックCKと内部クロックCLKのスキューの幅(遅延量)をk×D1とし、外部クロックCK及び内部クロックCLKの周期をTとする。

【0349】内部クロックCLKの1つめのパルスが発生した時点(立ち上がった時点)から時間Aが経過した時点で遅延模倣パルスCLを発生させる。この場合、遅延模倣パルスCLが発生した時点から、内部クロックCLKの2つめのパルスが発生する時点までの時間は、Δfとなる。

【0350】また、この時間 $\Delta$  fをコピーして $\Delta$ bを作り、遅延模倣パルスCLを発生させた時点から時間 $2\times\Delta$  (但し、 $\Delta$ f= $\Delta$ b= $\Delta$ ) が経過した時点で遅延模倣パルスRCLが発生するようにする。すると、遅延模倣パルスRCLが発生した時点から時間Aが経過した時点は、内部クロックCLKの3つめのパルスが発生する時点と一致することになる。但し、(A+W) < Tとする。Wは、遅延模倣パルスCL、RCLの幅である。

【0351】遅延模倣パルスRCLが発生した時点から 外部クロックCKの3つめのパルスが発生する時点まで の時間を(j-k)×D1+j×D2とすると、遅延模 50 倣パルスRCLを時間(j-k)×D1+j×D2だけ

遅延させてやれば、外部クロックCKのタイミングに一 致した補正内部クロックCK´が得られる。

【0352】つまり、遅延量A, (2×△), (jk) ×D1+j×D2を生成する遅延回路を形成し、内 部クロックCLKを時間 A+(2×Δ)+{(j $k) \times D1 + j \times D2$  だけ遅らせれば、外部クロック

CKのタイミングに一致した補正内部クロックCK´が  $k \times D1 + A + \Delta = T + k \times D1$ 

 $k \times D1 + A + 2\Delta + (j - k) \times D1 + j \times D2$ 

= 2 T ... (2)

が導ける。

[0355] (1) 式より、 $T = A+\Delta$  … (3) が導け、(2)式より、A+2Δ+j(D1+D2)

 $A+2\Delta+i$  (D1+D2) = 2 (A+ $\Delta$ )

A = j (D1+D2)

となる。

【0357】また、外部クロックCKに対して(k/ j) ×Tだけ遅延した内部クロックCKDが生成される 原理は、以下の通りである。

【0358】時間(k  $\angle$  j )  $\times$   $\Delta$  ( $\Delta$  =  $\Delta$  f =  $\Delta$  b) を 20 【0359】この時、図45から明らかなように、内部 作り、遅延模倣パルスCLを発生させた時点から時間△

 $k \times D1 + (k/j) \times \Delta + k \times D2$ 

だけ遅れていることになる。

 $(k/j) \times (j \times D1 + \Delta + j \times D2)$ 

 $= (k/j) \times \{j (D1+D2) + \Delta\} \cdots (7)$ 

となる。

 $(k/j) \times T$ 

となる。

【0362】つまり、内部クロックCKDは、外部クロ ックCKに対して位相が(k  $\diagup$  j )  $\times$  T だけ遅れている 30 ことを意味する。

【0363】よって、遅延量A、 $\Delta$ +  $(k/j) \times \Delta$ 、 k×D2を生成する遅延回路を形成し、内部クロックC LKを時間  $A + \{\Delta + (k/j) \times \Delta\} + k \times D2$ だ け遅らせれば、外部クロックCKに対して位相が(k/ j)×Tだけ遅れた内部クロックCKDが得られること になる。

【0364】遅延量 Δは、SADのFDにより生成さ れ、また、遅延量k×D2は、遅延素子により生成され る。遅延量Aは、上述の手法によって、(5)式に示す 40 ように、j(D1+D2)に設定される。

【0365】次に、図46を参照しながら、本発明(図 32の例の場合)の原理について説明する。

【0366】外部クロックCKと内部クロックCLKの スキューの幅(遅延量)をD1とし、外部クロックCK 及び内部クロックCLKの周期をTとする。

【0367】内部クロックCLKの1つめのパルスが発 生した時点(立ち上がった時点)から時間Aが経過した 時点で遅延模倣パルスCLを発生させる。この場合、遅 延模倣パルスCLが発生した時点から、内部クロックC 50 【0371】遅延量( $2 imes \Delta$ )は、SADにより生成さ

得られることになる。

【0353】遅延量 (2×Δ) は、SADにより生成さ れ、また、遅延量 (j-k) ×D1+j×D2は、遅延 素子により生成される。遅延量Aは、以下のようにして 決定される。

【0354】図45の関係から、

... (1)

= 2 T … (4) が導ける。

【0356】(3),(4)式より、

... (5)

+  $(k/j) × \Delta$ が経過した時点で遅延パルスk/j C Lが発生するようにする。また、遅延パルスk/jCL が発生した時点から時間k×D2が経過した時点におい て、内部クロックCKDを発生させる。

クロックCKDは、外部クロックCKに対して、

... (6)

【0360】(6)式を変形すると、

【0361】(7)式は、上記(3),(5)式より、 ... (8)

LKの2つめのパルスが発生する時点までの時間は、 A

【0368】また、この時間△fをコピーして△bを作 り、遅延模倣パルスCLを発生させた時点から時間2×  $\Delta$  (但し、 $\Delta f = \Delta b = \Delta$ ) が経過した時点で遅延模倣 パルスRCLが発生するようにする。すると、遅延模倣 パルスRCLが発生した時点から時間Aが経過した時点 は、内部クロックCLKの3つめのパルスが発生する時 点と一致することになる。但し、(A+W) <Tとす る。Wは、遅延模倣パルスCL, RCLの幅である。

【0369】遅延模倣パルスRCLが発生した時点から 外部クロックCKの3つめのパルスが発生する時点まで の時間を(j-1) × D 1 + j × D 2 とすると、遅延模 倣パルスRCLを時間(j-1)×D1+j×D2だけ 遅延させてやれば、外部クロックCKのタイミングにー 致した補正内部クロックCK「が得られる。

【0370】つまり、遅延量A, (2×△), (j-1) ×D1+j×D2を生成する遅延回路を形成し、内 部クロックCLKを時間 A+(2×△)+ ((j-1) ×D1+j×D2 だけ遅らせれば、外部クロック CKのタイミングに一致した補正内部クロックCK「が 得られることになる。

= 2 T

47

れ、また、遅延量(j-1)×D1+j×D2は、遅延 素子により生成される。遅延量Aは、以下のようにして

決定される。

【0372】図46の関係から、

2) = 2T … (12) が導ける。

 $D1 + A + \Delta = T + D1$ 

 $D1+A+2\Delta+(j-1)\times D1+j\times D2$ 

が導ける。

【0373】(9)式より、T = A+Δ ···(1

が導け、(10)式より、A+2Δ+j (D1+D

 $A + 2\Delta + j \quad (D1 + D2) = 2 \quad (A + \Delta)$ 

A = j (D1+D2)

となる。

【0375】また、外部クロックCKに対して(k/ j) ×Tだけ遅延した内部クロックCKDが生成される 原理は、以下の通りである。

【0376】時間(k/j)×△(△=△f=△b)を 作り、遅延模倣パルスCLを発生させた時点から時間 A +  $(k/j) × \Delta$ が経過した時点で遅延パルスk/j C

... (13)

Lが発生するようにする。また、遅延パルスk/jCL が発生した時点から時間  $(k-1) \times D2 + k \times D2$ が 経過した時点において、内部クロックCKDを発生させ る。

48

【0377】この時、図46から明らかなように、内部 クロックCKDは、外部クロックCKに対して、

 $D1 + (k/j) \times \Delta + (k-1) \times D1 + k \times D2$ 

... (14)

だけ遅れていることになる。

20 【0378】(14)式を変形すると、

 $(k/j) \times (j \times D1 + \Delta + j \times D2)$ 

=  $(k/j) \times \{j (D1+D2) + \Delta\} \dots (15)$ 

となる。

より、

【0379】(15)式は、上記(11), (12)式  $(k/j) \times T$ 

となる。

【0380】つまり、内部クロックCKDは、外部クロ ックCKに対して位相が(k/j)×Tだけ遅れている ことを意味する。

【0381】よって、遅延量A, △+(k/j)×△, k×D2を生成する遅延回路を形成し、内部クロックC LKを時間  $A+\{\Delta+(k/j)\times\Delta\}+k\timesD2$ だ け遅らせれば、外部クロックCKに対して位相が(k/ j) ×Tだけ遅れた内部クロックCKDが得られること になる。

【0382】遅延量∆は、SADのFDにより生成さ れ、また、遅延量k×D2は、遅延素子により生成され る。遅延量Aは、上述の手法によって、(13)式に示 すように、j(D1+D2)に設定される。

を受け取るコントローラと、外部クロックから生成した 内部クロックに基づいてデータを出力するメモリとの接 続関係を示している。

【0384】上述の例では、外部クロックと内部クロッ クの位相関係を明確に決定し、メモリから正確なデータ \* を出力する技術について述べた。本例では、このような メモリから読み出された正確なデータを、コントローラ が正確に受け取ることができる技術について説明する。

【0385】一般に、メモリシステムは、コントローラ (CPU) と、複数のメモリ(IC)とを含んでいる。 50 【0391】リターンクロックは、コントローラがメモ

... (16)

また、外部クロック C K がコントローラからメモリ 1, 2に到達するまでには、一定の時間がかかる。そこで、 まず、コントローラから各メモリ1,2までの外部クロ ックの配線長を等しくする。

【0386】また、メモリ1又はメモリ2は、外部クロ ックCKに対して一定の位相関係にある内部クロックに 基づいてデータを出力する。データは、データバスを経 由してコントローラに導かれる。

【0387】コントローラは、メモリ1又はメモリ2か らデータを受け取るが、データバスの配線長、配線容量 などにより、データがメモリ1又はメモリ2から出力さ れ、コントローラに入力されるまでに一定の時間がかか る。

【0388】即ち、コントローラは、正確なデータを取 【0383】図47は、外部クロックを発生し、データ 40 り込むため、データバスのデータの伝搬時間を考慮した タイミングによりデータを取り込む必要がある。

> 【0389】そこで、メモリ1、2に等しい外部クロッ クの入力容量を持つダミーメモリ(IC)を用意する。 コントローラからダミーメモリまでの外部クロックの配 線長は、コントローラから各メモリ1、2までの外部ク ロックの配線長に等しくする。

> 【0390】また、ダミーICに入力される外部クロッ クCKをさらにコントローラに戻し、これをリターンク ロックとする。

... (9)

... (10)

【0374】(11),(12)式より、

リ1又はメモリ2の出力データを受け取るタイミングを 決定するものである。よって、ダミーメモリからコント ローラまでのリターンクロックの配線長は、メモリ1又 はメモリ2からコントローラまでのデータバス長に等し くする。

【0392】このように、コントローラは、リターンクロックに基づいて、メモリ1又はメモリ2からのデータを受け取る。よって、誤データがコントローラに入力されることがない。

### [0393]

【発明の効果】以上、説明したように、本発明のクロック制御回路によれば、次のような効果を奏する。

【0394】外部クロックに対し常に一定の位相関係になる内部クロックを安定して生成することができ、しかも、外部クロックの周期が変化しても、外部クロックの数サイクル目には、外部クロックに対して内部クロックが常に一定の位相関係を有するようになる。

【0395】よって、本発明は、いわゆるシンクロナスメモリのようなクロック同期型のDRAMのデータ入出力回路の制御に最適である。

【0396】また、クロックのサイクルを分周してデータ出力を行うような制御により、クロックの1周期で複数のデータを出力するような場合には、外部クロックに対して位相が所定量だけ正確にずれた内部クロックを複数必要とするが、本発明によれば、このような複数の内部クロックをPLLなどの複雑なシステムを用いなくても、容易に生成することができる。

#### 【図面の簡単な説明】

【図1】本発明の回路を有するメモリを備えたシステム の主要部を示す図。

【図2】図1のメモリ内のクロック制御回路の構成を示す図。

【図3】図2の回路内の遅延ユニットを詳細に示す回路 図。

【図4】図3の遅延ユニット内の状態保持部を詳細に示す回路図。

【図5】図2の回路内の制御パルス発生回路を詳細に示す図。

【図6】本発明の原理について示す図。

【図7】図2~5の回路の動作を示すタイミング図。

【図8】図7のタイミング図のaの状態を示す図。

【図9】図7のタイミング図のbの状態を示す図。

【図10】図7のタイミング図のcの状態を示す図。

【図11】図7のタイミング図のdの状態を示す図。

【図12】図7のタイミング図のeの状態を示す図。

【図13】図7のタイミング図のfの状態を示す図。

【図14】図7のタイミング図のgの状態を示す図。

【図15】図7のタイミング図のhの状態を示す図。

【図16】図7のタイミング図のiの状態を示す図。

【図17】図2の回路の変形例を示す図。

【図18】図2の回路の変形例を示す図、

【図19】図18の回路内の遅延回路34を詳細に示す 図。

50

【図20】図18の回路内の制御パルス発生延回路61 を詳細に示す図、

【図21】図2の回路の動作の問題点を示す図。

【図22】図18~図20の回路の動作を示すタイミング図。

【図23】本発明の回路をチップに組み込む場合のレイ10 アウトを示す図。

【図24】図2及び図18の回路の動作を示す図。

【図25】図2及び図18の回路の動作を示す図。

【図26】図2及び図18の回路の動作を示す図。

【図27】図2及び図18の回路の動作を示す図。

【図28】図2のクッロック制御回路の概略の構成を示す図。

【図29】本発明のクロック制御回路の第1例を示す図。

【図30】本発明のクロック制御回路の第2例を示す 20 図。

【図31】本発明のクロック制御回路の第3例を示す 図。

【図32】本発明のクロック制御回路の第4例を示す 図

【図33】本発明のクロック制御回路の第5例を示す 図。

【図34】図1のクロック制御回路の構成を詳細に示す 図。

【図35】図34の回路内の遅延ユニットUiの構成を30 詳細に示す図。

【図36】図34の回路内の遅延ユニットUiの構成を詳細に示す図。

【図37】HBDの構成の第1例を示す図。

【図38】HBDの構成の第2例を示す図。

【図39】図37又は図38の遅延ユニットbdiの構成を示す図。

【図40】図39の回路をシンボル化して示す図。

【図41】1/3BDの構成の第1例を示す図。

【図42】1/3BDの構成の第2例を示す図。

40 【図43】m/nBDの構成を示す図。

【図44】図43のプロックB(i)の構成を示す図。

【図45】本発明の原理について示す図。

【図46】本発明の原理について示す図。

【図47】本発明のメモリシステムの構成を示す図。

【図48】従来のシステムの主要部を示す図。

【図49】図48のシステムの外部クロックと内部クロックのスキューを示す回路図。

【図50】本発明の基礎となる同期システムの原理を示す図。

50 【図51】図50の原理を達成するための回路の一例を

3 1

回路、

ータ、

47

10 51, 52

48, 49, 64

路、

特開平10-69326

: クロック同期遅延制御回

: Pチャネル型MOSトラン

: Nチャネル型MOSトラン

:制御パルス発生回路、

: NAND回路、

:遅延回路、

:インパータ、

:後進遅延アレイ、

52

32、33-1~33-n、34,57,62 :遅延

41~46, 59, 63, 66~68, 70 :インバ

: 状態保持部、

: NAND回路、

【図52】図51の回路における遅延量△f, △bの決 定の様子を示す図。

51

【符号の説明】

11 :メモリ、 1 2 : CPU.

1 3 : バッファ、

14 : 入力回路、 15 : 出力回路、

16 : 書き込み・読み出し回路、

1 7 : メモリセルアレイ、

18 : データパス、 2 1

2 2 :入力パッファ、

23,  $25-1\sim25-n$ ,  $29-1\sim29-n$ , 30

: 遅延回路、

示す図。

24 : 前進遅延アレイ、 2 6 : ミラー制御回路、  $27 - 1 \sim 27 - n$ : 制御素子、


ジスタ、 53~56 :入力端子、 ジスタ、 58, 69, 71, 72 : NOR回路、


60, 61 7 3 7 4 7 5

> $81 \sim 84$ :回路パターン。

[図1]


【図3】








[図4]


[図5]














【図9】




【図10】







【図11】




【図12】







[図13]




[図14]







[図15]

【図40】




[図16]








【図17】





[図18]

















[図41]





【図42】




[図43]







【図49】



フロントページの続き

(51) Int. Cl. 4 H O 3 L 7/00 識別記号 广内整理番号

FI

技術表示箇所

G 1 1 C 11/34

3 5 4 C

3 6 2 S